IN RE APPLICATION OF: Toru TANZAWA

# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

GAU:

SERIAL N	O:NEW APPLICATION		EX	AMINER:	
FILED:	HEREWITH				
FOR:	APPLYING DATA-DEP	MODULATION APPARATUS PENDENT VOLTAGE TO CON LATOR WITHOUT MEDIACY	ITROL TERM		
		REQUEST FOR PRICE	DRITY		
	SIONER FOR PATENTS DRIA, VIRGINIA 22313				
SIR:		·			
	enefit of the filing date of U. ions of 35 U.S.C. §120.	S. Application Serial Number	, filed	, is claimed pursuant to the	
☐ Full be §119(e		U.S. Provisional Application(s) Application No.	is claimed pur Date File	suant to the provisions of <b>35 U.S.C</b> ed	
Application the pro-	cants claim any right to prior ovisions of 35 U.S.C. §119,	rity from any earlier filed applica as noted below.	ations to which	they may be entitled pursuant to	
In the matt	ter of the above-identified ap	oplication for patent, notice is he	reby given tha	t the applicants claim as priority:	
<u>COUNTR</u> Japan	<u>XY</u>	<u>APPLICATION NUMBER</u> 2003-317261		NTH/DAY/YEAR tember 9, 2003	
Certified c	opies of the corresponding (	Convention Application(s)			
are	submitted herewith				
□ wil	II be submitted prior to payn	nent of the Final Fee			
□ we	re filed in prior application	Serial No. filed			
Re	re submitted to the Internati ceipt of the certified copies knowledged as evidenced by	onal Bureau in PCT Application by the International Bureau in a the attached PCT/IB/304.	Number timely manner	under PCT Rule 17.1(a) has been	
□ (A	) Application Serial No.(s) v	were filed in prior application Se	rial No.	filed; and	
□ (B)	) Application Serial No.(s)				
(	☐ are submitted herewith				
[	☐ will be submitted prior t	o payment of the Final Fee	•		
			Respectfully	Submitted,	
				VAK, McCLELLAND, EUSTADT, P.C.	
			L	Jim Malland	
	•		Marvin J. Spi	vak	
	er Number		Registration 1	No. 24,913 rvin McClelland	
228	350			tion Number 21,124	

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2003年 9月 9日

出 願 番 号 Application Number:

人

特願2003-317261

[ST. 10/C]:

[JP2003-317261]

出 願 Applicant(s):

株式会社東芝

特許庁長官 Commissioner, Japan Patent Office 2003年10月 1日





21,000円

明細書 1

要約書 1

図面 1

特許請求の範囲 1

【提出物件の目録】 【物件名】

【物件名】

【物件名】

【物件名】

出証特2003-3080828

### 【書類名】特許請求の範囲

## 【請求項1】

第1制御端子に印加される第1電圧によって容量値が変化する第1電圧可変容量手段と、第2制御端子に印加される第2電圧によって容量値が変化する第2電圧可変容量手段と を備え、前記第1,第2制御端子に与えられた第1,第2電圧に対応する周波数で発振す る電圧制御発振器と、

前記第1制御端子に接続され、前記電圧制御発振器の発振周波数を所定の周波数にロックした後、前記第1制御端子に印加する第1電圧を保持するフェイズ・ロックト・ループと、

前記第2制御端子に接続され、前記フェイズ・ロックト・ループのロック期間中に前記第2制御端子に第2電圧を印加し、前記フェイズ・ロックト・ループのロック期間後に、入力データに応じて前記第2制御端子へ印加する前記第2電圧を第3電圧だけ変化させた変調用の電圧を発生する電圧発生手段とを具備し、

前記第2電圧の温度依存性は、前記第2電圧可変容量手段における容量値を与える素子の2端子間の電位差の温度依存性より大きい

ことを特徴とする周波数直接変調装置。

### 【請求項2】

前記第3電圧は、前記第2電圧に比例することを特徴とする請求項1に記載の周波数直接変調装置。

# 【請求項3】

前記電圧発生手段は、温度依存性が正の前記第2電圧を発生する基準電圧発生回路と、前記基準電圧発生回路から出力された前記第2電圧を入力データに応じて前記第3電圧だけ増加または減少させて出力するD/Aコンバータと、前記D/Aコンバータから出力される電圧が供給され、前記変調用の電圧を出力するフィルタとを有するロウパスフィルタを備えることを特徴とする請求項1または2に記載の周波数直接変調装置。

#### 【請求項4】

第1制御端子に印加される第1電圧によって容量値が変化する第1電圧可変容量手段と、第2制御端子に印加される第2電圧によって容量値が変化する第2電圧可変容量手段とを備え、前記第1,第2制御端子に与えられた第1,第2電圧に対応する周波数で発振する電圧制御発振器と、

前記第1制御端子に接続され、前記電圧制御発振器の発振周波数を所定の周波数にロックした後、前記第1制御端子に印加する第1電圧を保持するフェイズ・ロックト・ループと、

前記第2制御端子に接続され、前記フェイズ・ロックト・ループのロック期間中に前記第2制御端子に第2電圧を印加し、前記フェイズ・ロックト・ループのロック期間後に、入力データに応じて前記第2制御端子へ印加する前記第2電圧を第3電圧だけ変化させた変調用の電圧を発生する電圧発生手段とを具備し、

前記第2電圧は、温度依存性が前記第2電圧可変容量手段における容量値を与える素子の2端子間の電位差の温度依存性より小さい第4電圧と、前記素子の2端子間の電位差に比例した第5電圧との差で与えられる

ことを特徴とする周波数直接変調装置。

#### 【請求項5】

前記第3電圧は、前記第2電圧に比例することを特徴とする請求項4に記載の周波数直接変調装置。

#### 【請求項6】

前記電圧発生手段は、バンドギャップリファレンス回路と、前記バンドギャップリファレンス回路から出力された基準電圧に正の温度依存性を与えて前記第2電圧を生成する温度補償電圧生成回路と、前記温度補償電圧生成回路から出力された前記第2電圧を入力データに応じて前記第3電圧だけ増加または減少させて出力するD/Aコンバータと、前記D/Aコンバータから出力される電圧が供給され、前記変調用の電圧を出力するフィルタ

とを有するロウパスフィルタを備えることを特徴とする請求項4または5に記載の周波数直接変調装置。

### 【請求項7】

第1制御端子に印加される第1電圧によって容量値が変化する第1電圧可変容量手段と、第2制御端子に印加される第2電圧によって容量値が変化する第2電圧可変容量手段とを備え、前記第1,第2制御端子に与えられた第1,第2電圧に対応する周波数で発振する電圧制御発振器と、

前記第1制御端子に接続され、前記電圧制御発振器の発振周波数を所定の周波数にロックした後、前記第1制御端子に印加する第1電圧を保持するフェイズ・ロックト・ループと、

前記第2制御端子に接続され、前記フェイズ・ロックト・ループのロック期間中に前記第2制御端子に第2電圧を印加し、前記フェイズ・ロックト・ループのロック期間後に、入力データに応じて前記第2制御端子へ印加する前記第2電圧を第3電圧だけ変化させた変調用の電圧を発生する電圧発生手段とを具備し、

前記第2電圧は、温度依存性が前記第2電圧可変容量手段における容量値を与える素子の2端子間の電位差の温度依存性より小さい第4電圧で与えられる

ことを特徴とする周波数直接変調装置。

# 【請求項8】

前記第3電圧は、前記第2電圧に比例した第5電圧と、前記第2電圧可変容量手段における容量値を与える素子の2端子間の電位差に比例した第6電圧との和で与えられることを特徴とする請求項7に記載の周波数直接変調装置。

### 【請求項9】

前記電圧発生手段は、バンドギャップリファレンス回路と、前記バンドギャップリファレンス回路から出力された基準電圧に正の温度依存性を与えて前記第2電圧を生成し、入力データに応じて前記第3電圧だけ増加または減少させて出力する波形整形回路とを有するロウパスフィルタを備えることを特徴とする請求項7または8に記載の周波数直接変調装置。

# 【請求項10】

前記第1電圧はチャネル周波数を設定する電圧であり、前記第2電圧は温度依存性が正であり、且つ入力データに応じて前記第3電圧だけ増加または減少する電圧であることを特徴とする請求項1乃至9いずれか1つの項に記載の周波数直接変調装置。

#### 【請求項11】

第1端子が第1制御端子にそれぞれ共通接続される第1, 第2電圧可変容量素子と、

第1端子が第2制御端子にそれぞれ共通接続される第3,第4電圧可変容量素子と、

一方の電極が前記第3電圧可変容量素子の第2端子に接続され、他方の電極が前記第1 電圧可変容量素子の第2端子に接続される第1キャパシタと、

一方の電極が前記第4電圧可変容量素子の第2端子に接続され、他方の電極が前記第2 電圧可変容量素子の第2端子に接続される第2キャパシタと、

前記第1, 第2電圧可変容量素子の前記第2端子間に接続されるインダクタとを具備し

前記第1, 第2制御端子に印加される電圧に基づいて発振周波数が変化する電圧制御発 振器を備える

ことを特徴とする周波数直接変調装置。

#### 【請求項12】

前記第1キャパシタの一方の電極及び前記第3電圧可変容量素子の第2端子の電位を制御する第1制御回路と、前記第2キャパシタの一方の電極及び前記第4電圧可変容量素子の第2端子の電位を制御する第2制御回路と、前記第1,第2制御回路にバイアス電圧を与えるバイアス回路とを更に具備し、

前記第2制御回路から前記第2キャパシタの一方の電極及び前記第4電圧可変容量素子の第2端子に与えられる電圧と、前記バイアス回路から出力されるバイアス電圧との差電

圧の温度依存性は、前記第3電圧可変容量素子の第1,第2端子間の電位差の温度依存性 及び前記第4電圧可変容量素子の第1,第2端子間の電位差の温度依存性にそれぞれ近似 していることを特徴とする請求項11に記載の周波数直接変調装置。

### 【請求項13】

前記第3,第4電圧可変容量素子は、電圧-電流特性を有し、前記バイアス回路から出 力されるバイアス電圧は、前記第3, 第4電圧可変容量素子に所定の電流を流したときに 発生する電圧から生成されることを特徴とする請求項12に記載の周波数直接変調装置。

# 【請求項14】

少なくとも1つのインダクタと、

- 第1端子が第1制御端子にそれぞれ共通接続される第1,第2電圧可変容量素子と、
- 第1端子が第2制御端子にそれぞれ共通接続される第3,第4電圧可変容量素子と、
- 一方の電極が前記第1電圧可変容量素子の第2端子に接続され、他方の電極が前記イン ダクタの第1端子に接続される第1キャパシタと、
- 一方の電極が前記第2電圧可変容量素子の第2端子に接続され、他方の電極が前記イン ダクタの第2端子に接続される第2キャパシタと、
- 一方の電極が前記第3電圧可変容量素子の第2端子に接続され、他方の電極が前記イン ダクタの第1端子に接続される第3キャパシタと、
- 一方の電極が前記第4電圧可変容量素子の第2端子に接続され、他方の電極が前記イン ダクタの第2端子に接続される第4キャパシタとを具備し、

前記第1, 第2制御端子に印加される電圧に基づいて発振周波数が変化する電圧制御発 振器を備える

ことを特徴とする周波数直接変調装置。

### 【請求項15】

前記第1キャパシタの一方の電極及び前記第1電圧可変容量素子の第2端子の電位を制 御する第1制御回路と、前記第2キャパシタの一方の電極及び前記第2電圧可変容量素子 の第2端子の電位を制御する第2制御回路と、前記第3キャパシタの一方の電極及び前記 第3電圧可変容量素子の第2端子の電位を制御する第3制御回路と、前記第4キャパシタ の一方の電極及び前記第4電圧可変容量素子の第2端子の電位を制御する第4制御回路と を更に具備することを特徴とする請求項14に記載の周波数直接変調装置。

#### 【請求項16】

前記第1乃至第4制御回路にバイアス電圧を与えるバイアス回路を更に具備し、

前記第3制御回路から前記第3キャパシタの一方の電極及び前記第3電圧可変容量素子 の第2端子に与えられる電圧と、前記バイアス回路から出力されるバイアス電圧との差電 圧の温度依存性は、前記第3及び第4電圧可変容量素子の第1,第2端子間の電位差の温 度依存性に近似していることを特徴とする請求項15に記載の周波数直接変調装置。

#### 【請求項17】

前記第3,第4電圧可変容量素子は、電圧-電流特性を有し、前記バイアス回路から出 力されるバイアス電圧は、前記第3, 第4電圧可変容量素子に所定の電流を流したときに 発生する電圧から生成されることを特徴とする請求項16に記載の周波数直接変調装置。

#### 【請求項18】

前記請求項1乃至10のいずれか1つの項に記載の周波数直接変調装置と、

送信データを前記電圧発生手段に入力データとして供給することにより、前記第2電圧 と前記送信データに対応する前記変調用の電圧を発生させ、且つ周波数チャネルを指示す るための信号を前記フェイズ・ロックト・ループに供給して周波数チャネルを指示するべ ースバンドLSIとを具備する

ことを特徴とする通信システム。

# 【請求項19】

前記請求項11乃至17のいずれか1つの項に記載の電圧制御発振器と、

前記電圧制御発振器の前記第1制御端子に接続され、前記電圧制御発振器の発振周波数 を所定の周波数にロックした後、前記第1制御端子に印加する第1電圧を保持するフェイ

ズ・ロックト・ループと、

前記電圧制御発振器の前記第2制御端子に接続され、前記フェイズ・ロックト・ループのロック期間中に前記第2制御端子に第2電圧を印加し、前記フェイズ・ロックト・ループのロック期間後に、入力データに応じて前記第2制御端子へ印加する前記第2電圧を第3電圧だけ変化させた変調用の電圧を発生する電圧発生手段と、

送信データを前記電圧発生手段に入力データとして供給することにより、前記第2電圧と前記送信データに対応する前記変調用の電圧とを発生させ、周波数チャネルを指示するための信号を前記フェイズ・ロックト・ループに供給して周波数チャネルを指示するベースバンドLSIとを具備する

ことを特徴とする通信システム。

### 【請求項20】

前記フェイズ・ロックト・ループは、参照クロックと前記電圧制御発振器から出力される発振信号が入力され、前記ベースバンドLSIから出力された周波数チャネルを指示するための信号により指示された周波数チャネルに応じて前記参照クロックを分周し、前記分周クロックと前記発振信号の位相が揃うように前記第1電圧を調整して前記電圧制御発振器の第1制御端子に供給することを特徴とする請求項18または19に記載の通信システム。

### 【書類名】明細書

【発明の名称】周波数直接変調装置及び通信システム

### 【技術分野】

# $[0\ 0\ 0\ 1]$

この発明は、データに依存した電圧をフェイズ・ロックト・ループを介さずに電圧制御発振器の制御端子に与えて周波数変調を行う周波数直接変調装置、及びこの周波数直接変調装置を備えた通信システムに関する。

### 【背景技術】

# [00002]

通信方式の1つに周波数変調方式が知られている。周波数変調方式では、例えば2つの異なった周波数をデータの"1"と"0"に対応させてデータを送受信する。図36は、従来の周波数直接変調装置の概略構成について説明するためのブロック図であり、電圧制御発振器の制御端子に印加する電圧を、データの"1"または"0"に応じて変えることによって周波数変調を行う通信システム1の一部を抽出して示している。この種の通信システムについては、例えば非特許文献1や非特許文献2に報告されている。

# [0003]

上記通信システム 1 は、ベースバンドLSI(BaseBandLSI) 2、ロウパスフィルタ(LPF) 3、電圧制御発振器(VCO) 4、パワーアンプ(PA) 5及びフェイズ・ロックト・ループ(PLL) 6等を含んで構成されている。

### [0004]

上記ベースバンドLSI2は、システム中の各回路の制御を行うもので、このベースバンドLSI2から出力される送信データDATAはロウパスフィルタ3に供給され、周波数チャネルを指示するための信号ChannelContは上記フェイズ・ロックト・ループ6に供給される。上記ロウパスフィルタ3及び上記フェイズ・ロックト・ループ6には、信号LPFenが供給されて活性化/非活性化が制御される。

#### [0005]

また、上記フェイズ・ロックト・ループ6には、参照クロックRefClkと電圧制御発振器4から出力される発振信号VCOout1が入力される。上記参照クロックRefClkは、ベースバンドLSI2から与えられた信号ChannelContにより指示される周波数チャネルに応じて分周され、この分周クロックと発振信号VCOout1の位相が揃うように制御電圧(チャネル周波数を設定する電圧)Vchを調整して電圧制御発振器4の一方の入力端子V1に供給する。この調整期間に、電圧制御発振器4の他方の入力端子V2には、ロウパスフィルタ3から温度や電源電圧に対する依存性の小さい電圧(Vmod)が供給される。この電圧制御発振器4は、信号VCOenによって活性化/非活性化が制御され、上記ロウパスフィルタ3とともに周波数変調回路として働く。

#### [0006]

そして、上記電圧制御発振器 4 の出力端子 o u t 1, o u t 2 から出力される発振信号 V C O o u t 1, V C O o u t 2 がパワーアンプ 5 に供給されて増幅され、送信信号 R F o u t が出力される。このパワーアンプ 5 には、信号 P A e n が供給されて活性化/非活性化が制御されるようになっている。

#### [0007]

図37は、上記図36に示した通信システム1における各信号の波形を示すタイミングチャートである。時刻t1に、信号ChannelContが遷移して周波数チャネルがch21からch9に変化し、信号VCOenが"H"レベルとなって電圧制御発振器4が活性化されると、入力端子V1, V2に供給される電圧Vch, Vmodに対応する周波数finitの発振信号VCOout1が出力される。この際、信号LPFenの"L"レベルによってロウパスフィルタ3は非活性状態(データに応じた電圧の出力を停止し、基準電圧Vrefを出力している状態)、フェイズ・ロックト・ループ6は活性状態となっている。そして、フェイズ・ロックト・ループ6によって参照クロックRefClkが信号ChannelContにより指示された周波数チャネルch9に対応するように

分周され、この分周クロックと発振信号 VCOout1 の位相が揃うように制御電圧 Vch が設定される(時刻 t2)。

# [0008]

その後、信号 PAenが"H"レベルになると、パワーアンプ 5 が活性化され、発振信号 VCOout1, VCOout2 が増幅されて上記周波数 finitの送信信号 RFout が出力される(時刻 t3)。

# [0009]

電圧制御発振器 4 が安定動作になると、ロウパスフィルタ 3 の活性化信号 LPF e nが "H" レベル (時刻 t 4) になることによってロウパスフィルタ 3 が活性化 (データに応じた電圧の出力可能状態) され、ベースバンド LSI 2 からのデータ DATA がロウパスフィルタ 3 に転送されるとともに、フェイズ・ロックト・ループ 6 のフィードバックループが切られ、制御電圧 V c

# $[0\ 0\ 1\ 0\ ]$

例えば、データDATAが"1"であるとすると、電圧Vmodは基準電圧Vrefo レベルから"1"に対応するレベルに上昇し、電圧制御発振器 4 から出力される発振信号 VCOout1, VCOout2の周波数が f1に変化(上昇)する。パワーアンプ 5 は、この電圧制御発振器 4 の出力を増幅して周波数 f1 の送信信号 RFout を出力する。

# [0011]

#### $[0\ 0\ 1\ 2\ ]$

時刻 t 6 以降は、データDATAの"1"または"0"に応じて上述したような動作が繰り返される。

# $[0\ 0\ 1\ 3]$

#### $[0\ 0\ 1\ 4]$

次の時刻 t 9 に、信号C h a n n e l C o n t によって周波数チャネルが c h 9 から c h 5 5 に変化すると、上述した t 1  $\sim$  t 8 の動作が繰り返される。

### $[0\ 0\ 1\ 5]$

図38は、上記図36に示した通信システム1における電圧制御発振器4の回路構成例を示している。この電圧制御発振器4は、チャネル選択用の電圧可変容量素子(周波数チャネル用バラクタダイオードまたはバリキャップダイオード) Cch1, Cch2、周波数変調用の電圧可変容量素子(周波数チャネル用バラクタダイオードまたはバリキャップダイオード。 Cmod2、インダクタンス素子L1及びインバータ11, L2等から構成されている。上記電圧可変容量素子L1000円端(カソード)は入力端子L110円は決力でする電圧、クェイズ・ロックト・ループ6から出力される制御電圧 L110円による電圧、例えば1.5 L110円になる値に調整では、電源L110円のや温度L110円ので動しても周波数が所望の範囲内になる値に調整される。

# [0016]

また、上記電圧可変容量素子 C m o d 1, C m o d 2 の一端 (カソード) は入力端子 V 2に共通接続され、ロウパスフィルタ3から出力される電圧 V m o d が供給される。この 電圧Vmodは、発振周波数を微調整するためのもので、例えば1.25Vである。上記 電圧可変容量素子Cch1の他端(アノード)と電圧可変容量素子Cmod1の他端(ア ノード)は、発振信号VCOout1を出力する出力端子out1に接続される。一方、 上記電圧可変容量素子Cch2の他端(アノード)と電圧可変容量素子Cmod2の他端 (アノード)は、発振信号VCOout2を出力する出力端子out2に接続される。

# $[0\ 0\ 1\ 7]$

上記出力端子out1,out2間には、インダクタンス素子L1が接続されている。 また、上記インバータ11の入力端は上記出力端子out1に接続され、出力端は上記出 力端子out2に接続される。上記インバータ12の入力端は上記出力端子out2に接 続され、出力端は上記出力端子out1に接続される。これらの出力端子out1, ou t2から出力される発振信号VCOout1, VCOout2は、電圧Vcmを中心にし て 0. 4 V から 1. 2 V の範囲で振れる電圧である。

### [0018]

図39(a)は、フェイズ・ロックト・ループ6でチャネル周波数にロックする期間の チャネル選択用の電圧可変容量素子Cch1, Cch2の動作点を示し、図39(b)は 、同じくフェイズ・ロックト・ループ6でチャネル周波数にロックする期間の周波数変調 用の電圧可変容量素子Cmod1, Cmod2の動作点を示している。図39(a)に示 すように、電圧可変容量素子Cch1,Cch2に印加される電圧Vch(V(vari Cap))は、0.3 Vから1.1 Vの範囲で変化する。この時、容量Cch (C (va riCap))は電圧Vchの上昇に伴って低下する。また、図39(b)に示すように 、可変容量素子Cmod1, Cmod2に印加される電圧Vmod(V(variCap ) は、0.05Vから0.85Vの範囲で変化する。この時、容量Cmod(C(va riCap))も電圧Vmodの上昇に伴って低下する。

# $[0\ 0\ 1\ 9]$

図40は、周波数変調時におけるチャネル選択用の電圧可変容量素子Cch1, Cch 2の動作点を示しており、ここでは電圧 V m o d をロック時の値(1.25 V)から±2 5 m V だけずらして所望の周波数変調を行う例を示している。図40に示すように、チャ ネル選択用の電圧可変容量素子Cchの動作点は、電圧Vchが変わらず、電圧Vmod の変化が小さいため、図39(a)とほとんど変わらない。

# [0020]

図41(a), (b) はそれぞれ、データが"1"と"0"の時の周波数変調用の電圧 可変容量素子Cmod (Cmodl, Cmod2)の動作点を示している。図41 (a) に示すようにデータが"1"の時は、電圧Vmodが基準電圧から25mV上昇し、0. 075 V ~ 0.875 V の範囲で変化することになる。これによって容量 C m o d の平均 容量は低下し、発振周波数f1は基準電圧Vrefの時のfinitに対してdfだけ上 昇する (f l = f i n i t + d f)。

#### $[0\ 0\ 2\ 1]$

一方、図41(b)に示すようにデータが"0"の時には、電圧Vmodが基準電圧か ら25mV低下し、0.025V~0.825Vの範囲で変化することになる。これによ って容量Cmodの平均容量は増加し、発振周波数f0は基準電圧Vrefの時のfin itに対してdfだけ低下する(f0=finit-df)。

#### [0022]

すなわち、変調の前後で電圧振幅の両側25mVの容量差分が変調周波数に対応するこ とが分かる。これらの容量変化の差分を図41(c)に示す。上記容量変化の差分は0. 6 7 f F に相当し、温度特性は変調後に増加した容量分C (0.05 V)と変調後に減少 した容量分C(0.85V)との差から生ずる。特に、データ"0"の場合は、図41( c) に示すように、容量はC(0.05V)-C(0.85V) だけ増加し、その分だけ 電圧制御発振器4の発振周波数を下げている。

[0023]

図42 (a), (b) はそれぞれ、上記電圧可変容量素子Cmod1, Cmod2の回路図、及びその断面構成図を示している。 P型半導体基板(Psub)11にN型のウェル領域(Nwell)12が形成され、このウェル領域12中に電圧可変容量素子Cmod1のアノードとして働くP+型の不純物拡散領域13-1~13-nと電圧可変容量素子Cmod2のアノードとして働くP+型の不純物拡散領域15が形成されている。これによって、電圧可変容量素子Cmod1はn個のPN接合ダイオードが並列接続された構成になり、電圧可変容量素子Cmod2のn倍のサイズになっている。また、上記ウェル領域12中には、N+型の不純物拡散領域14-1,14-2が形成されて電圧Vmodが印加され、このウェル領域12が電圧可変容量素子Cmod1,Cmod2のカソードとして働く。

# [0024]

図43は、上記可変容量素子Cmodl, Cmod2のC-V特性を示している。電圧依存の電圧可変容量素子Cmodl, Cmod2として、図42(b)に示したようにPN接合ダイオードのPNジャンクションを用いているので、図43に示すようにC-V特性の温度依存性はビルトインポテンシャルの温度依存性を通じて現れる。図43において、実線C(LT)は低温時の容量変化を示し、破線C(HT)は高温時の容量変化を示している。また、-Vbi(LT)は低温時のビルトインポテンシャル、-Vbi(HT)は高温時のビルトインポテンシャルである。容量C(t)は、PN接合ダイオードの順方向電圧をVf、ビルトインポテンシャルをVbiとすると、

 $C (t) = K / (V f + V b i)^{a}$ 

で表せる。但し、上式においてaは傾き、Kは定数である。

### [0025]

図44は、上記図36に示した通信システム1におけるロウパスフィルタ3の回路構成例を示している。このロウパスフィルタ3は、バンドギャップリファレンス7、D/Aコンバータ8及びフィルタ9を含んで構成される。バンドギャップリファレンス7は、温度に対する依存性の小さな基準電圧Vrefを発生する。D/Aコンバータ8には、上記バンドギャップリファレンス7で発生された基準電圧Vrefが入力され、データDATAの"1"または"0"、信号LPFenのレベルに応じてアナログ電圧が設定され、出力される。このD/Aコンバータ8の出力電圧がフィルタ9に供給され、このフィルタ9から出力される電圧Vmodが電圧制御発振器4の入力端子V2に供給される。

#### [0026]

図45は、上記図44に示したロウパスフィルタ3のC-V特性と電圧Veffの温度依存性とを対比して示している。ここで、電圧Veffは、バラクタダイオードの2端子間電位差であり、「Veff=Vcm-Vmod」で表される。図45に示すように、従来の周波数直接変調方式では制御電圧(1.25V)や変調電圧(25mV)は温度依存性がC-V特性の温度依存性に比べて十分に小さかったため、変調周波数が温度変動とともに大きくずれてしまう。変調周波数が設定値から大きくずれると隣接チャネルにとってノイズ源となるため、変調周波数の温度依存性は低くするのが望ましい。

#### [0027]

周波数変調を与える容量の温度依存性を定量的に数1に示す。

【数1】

 $\int_{0.05v}^{0.85v} [c(v)dv]/0.8v - \int_{0.075v}^{0.875v} [c(v)dv]/0.8v$ dC(RT) =

=  $[\{C(0.05V, HT) - C(0.85V, HT)\} - \{C(0.05V, RT) - C(0.85V, RT)\}]/\{C(0.05V, RT) - C(0.85V, RT)\}$  $a(0.85V) + \{a(0.05V) - a(0.85V)\} \times C(0.05V, RT) / \{C(0.05V, RT) - C(0.85V, RT)\} >> a(0.85V)$ =  $[C(0.05V, RT) \times a(0.05V) - C(0.85V, RT) \times a(0.85V)]/\{C(0.05V, RT) - C(0.85V, RT)\}$ =  $[C(0.05V, RT) - C(0.85V, RT)] \times 0.025 / 0.8$ [dc(ht) - dc(rt)]/dc(rt)

# [0028]

上式において、温度係数差を表している"a(0.05V)-a(0.85V)"は、物理的にやむを得な いものである。また、"C(0.05V, RT)-C(0.85V, RT)"は、温度係数差を増幅する (現状の増 幅率は5程度)。

# [0029]

上式から明らかなように、電圧可変容量素子の動作電圧の最大値における容量値の温度 依存性は、最小値における容量値の温度依存性より小さいため、両者の差には温度依存性 が残る。また、この差容量 d C の温度係数は第2項で示される増幅項によって、容量Cの温度係数の数倍に拡大されてしまうことが分かる。

【非特許文献 1】"A Fully-Integrated CMOS RFIC for Bluetooth Applications" 20 01 IEEE International Solid-State Circuits Conference DIGEST OF TECHNICAL PA PERS A.Ajjikuttira et.al. pp.198-199, Feb.2001

【非特許文献 2】"A 2.4GHz RF Transceiver with Digital Channel-Selection Filt er for Bluetooth" 2002 IEEE International Solid-State Circuits Conference M. Kokubo et.al. pp.94-95, Feb.2002

### 【発明の開示】

【発明が解決しようとする課題】

### [0030]

上記のように従来の周波数直接変調装置は、変調周波数の温度変動により、隣接する通信チャネルに対するノイズ源となる、という問題があった。

# [0031]

また、上記周波数直接変調装置を備えた通信システムも同様な問題を抱えている。

# [0032]

この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、変調 周波数の温度変動による隣接する通信チャネルに対するノイズを抑えることができる周波 数直接変調装置及び通信システムを提供することにある。

### 【課題を解決するための手段】

# [0033]

この発明の一態様によると、第1制御端子に印加される第1電圧によって容量値が変化する第1電圧可変容量手段と、第2制御端子に印加される第2電圧によって容量値が変化する第2電圧可変容量手段とを備え、前記第1,第2制御端子に与えられた第1,第2電圧に対応する周波数で発振する電圧制御発振器と、前記第1制御端子に接続され、前記電圧制御発振器の発振周波数を所定の周波数にロックした後、前記第1制御端子に印加する第1電圧を保持するフェイズ・ロックト・ループと、前記第2制御端子に接続され、前記フェイズ・ロックト・ループのロック期間中に前記第2制御端子に第2電圧を印加し、前記フェイズ・ロックト・ループのロック期間後に、入力データに応じて前記第2制御端子へ印加する前記第2電圧を第3電圧だけ変化させた変調用の電圧を発生する電圧発生手段とを具備し、前記第2電圧の温度依存性は、前記第2電圧可変容量手段における容量値を与える素子の2端子間の電位差の温度依存性より大きい周波数直接変調装置が提供される

#### [0034]

また、この発明の別の態様によると、第1制御端子に印加される第1電圧によって容量値が変化する第1電圧可変容量手段と、第2制御端子に印加される第2電圧によって容量値が変化する第2電圧可変容量手段とを備え、前記第1,第2制御端子に与えられた第1,第2電圧に対応する周波数で発振する電圧制御発振器と、前記第1制御端子に接続され、前記電圧制御発振器の発振周波数を所定の周波数にロックした後、前記第1制御端子に印加する第1電圧を保持するフェイズ・ロックト・ループと、前記第2制御端子に第2電圧を印加し、前記フェイズ・ロックト・ループのロック期間中に前記第2制御端子に第2電圧を印加し、前記フェイズ・ロックト・ループのロック期間後に、入力データに応じて前記第2制御端子へ印加する前記第2電圧を第3電圧だけ変化させた変調用の電圧を発生する電圧発生手段とを具備し、前記第2電圧は、温度依存性が前記第2電圧可変容量手段における容量値を与える素子の2端子間の電位差の温度依存性より小さい第4電圧と、前記素子の2端子間の電位差に比例した第5電圧との差で与えられる周波数直接変調装置が提供される。

# [0035]

更に、この発明の別の態様によると、第1制御端子に印加される第1電圧によって容量 値が変化する第1電圧可変容量手段と、第2制御端子に印加される第2電圧によって容量 値が変化する第2電圧可変容量手段とを備え、前記第1,第2制御端子に与えられた第1,第2電圧に対応する周波数で発振する電圧制御発振器と、前記第1制御端子に接続され、前記電圧制御発振器の発振周波数を所定の周波数にロックした後、前記第1制御端子に印加する第1電圧を保持するフェイズ・ロックト・ループと、前記第2制御端子に接続され、前記フェイズ・ロックト・ループのロック期間中に前記第2制御端子に第2電圧を印加し、前記フェイズ・ロックト・ループのロック期間後に、入力データに応じて前記第2制御端子へ印加する前記第2電圧を第3電圧だけ変化させた変調用の電圧を発生する電圧発生手段とを具備し、前記第2電圧は、温度依存性が前記第2電圧可変容量手段における容量値を与える素子の2端子間の電位差の温度依存性より小さい第4電圧で与えられる周波数直接変調装置が提供される。

### [0036]

更にまた、この発明の別の態様によると、第1端子が第1制御端子にそれぞれ共通接続される第1,第2電圧可変容量素子と、第1端子が第2制御端子にそれぞれ共通接続される第3,第4電圧可変容量素子と、一方の電極が前記第3電圧可変容量素子の第2端子に接続される第1キャパシタと、一方の電極が前記第4電圧可変容量素子の第2端子に接続され、他方の電極が前記第2電圧可変容量素子の第2端子に接続され、他方の電極が前記第2電圧可変容量素子の第2端子に接続される第2キャパシタと、前記第1,第2電圧可変容量素子の前記第2端子間に接続されるインダクタとを具備し、前記第1,第2制御端子に印加される電圧に基づいて発振周波数が変化する電圧制御発振器を備える周波数直接変調装置が提供される。

### [0037]

この発明の別の態様によると、少なくとも1つのインダクタと、第1端子が第1制御端子にそれぞれ共通接続される第1,第2電圧可変容量素子と、第1端子が第2制御端子にそれぞれ共通接続される第3,第4電圧可変容量素子と、一方の電極が前記第1電圧可変容量素子の第2端子に接続され、他方の電極が前記インダクタの第1端子に接続される第1キャパシタと、一方の電極が前記第2電圧可変容量素子の第2端子に接続され、他方の電極が前記インダクタの第1端子に接続される第2キャパシタと、一方の電極が前記第3電圧可変容量素子の第2端子に接続され、他方の電極が前記インダクタの第1端子に接続される第3キャパシタと、一方の電極が前記第4電圧可変容量素子の第2端子に接続され、他方の電極が前記インダクタの第2端子に接続される第4キャパシタとを具備し、前記第1,第2制御端子に印加される電圧に基づいて発振周波数が変化する電圧制御発振器を備える周波数直接変調装置が提供される。

# [0038]

この発明の別の態様によると、上述したような構成の周波数直接変調装置と、送信データを前記電圧発生手段に入力データとして供給することにより、前記第2電圧と前記送信データに対応する前記変調用の電圧を発生させ、且つ周波数チャネルを指示するための信号を前記フェイズ・ロックト・ループに供給して周波数チャネルを指示するベースバンドLSIとを具備する通信システムが提供される。

# [0039]

また、この発明の別の態様によると、上述したような構成の電圧制御発振器と、前記電圧制御発振器の前記第1制御端子に接続され、前記電圧制御発振器の発振周波数を所定の周波数にロックした後、前記第1制御端子に印加する第1電圧を保持するフェイズ・ロックト・ループと、前記電圧制御発振器の前記第2制御端子に接続され、前記フェイズ・ロックト・ループのロック期間中に前記第2制御端子に第2電圧を印加し、前記フェイズ・ロックト・ループのロック期間後に、入力データに応じて前記第2制御端子へ印加する前記第2電圧を第3電圧だけ変化させた変調用の電圧を発生する電圧発生手段と、送信データを前記電圧発生手段に入力データとして供給することにより、前記第2電圧と前記送信データに対応する前記変調用の電圧とを発生させ、周波数チャネルを指示するための信号を前記フェイズ・ロックト・ループに供給して周波数チャネルを指示するベースバンドしSIとを具備する通信システムが提供される。

# [0040]

上記のような構成によれば、温度が変動した時に、電圧制御発振器の制御電圧を上記温度変動に対応して補償するように変化させ、発振周波数が変動するのを抑制できる。

### [0041]

あるいは、電圧制御発振器中の周波数変調用の電圧可変容量素子を、キャパシタによって当該電圧制御発振器の動作ノード(出力端子)から分離し、発振周波数が変動するのを抑制できる。

# [0042]

また、電圧制御発振器中のチャネル選択用の電圧可変容量素子と周波数変調用の電圧可 変容量素子を、キャパシタによって当該電圧制御発振器の動作ノード(出力端子)から分 離し、発振周波数が変動するのを抑制できる。

# [0043]

従って、温度変動による隣接する通信チャネルに対するノイズを抑えることができる。

# 【発明の効果】

# [0044]

この発明によれば、変調周波数の温度変動による隣接する通信チャネルに対するノイズ を抑えることができる周波数直接変調装置及び通信システムが得られる。

# 【発明を実施するための最良の形態】

### [0045]

以下、この発明の実施の形態について図面を参照して説明する。

# [第1の実施の形態]

図1は、この発明の第1の実施の形態に係る周波数直接変調装置の概略構成について説明するためのブロック図であり、通信システムの一部を抽出して示している。基本的な構成は、図36に示した従来の通信システム1と同様であり、電圧制御発振器(VCO)の制御端子に印加する電圧Vmodを、データの"1"または"0"に応じて変えることによって周波数変調を行うものである。

# [0046]

上記通信システム21は、ベースバンドLSI(BaseBandLSI)22、ロウパスフィルタ(LPF)23、電圧制御発振器(VCO)24、パワーアンプ(PA)25及びフェイズ・ロックト・ループ(PLL)26等を含んで構成されている。

#### [0047]

上記ベースバンドLSI22は、システム中の各回路の制御を行うもので、このベースバンドLSI22から出力される送信データDATAはロウパスフィルタ23に供給され、周波数チャネルを指示するための信号ChannelContは上記フェイズ・ロックト・ループ26に供給される。上記ロウパスフィルタ23及び上記フェイズ・ロックト・ループ26には、信号LPFenが供給されて活性化/非活性化が制御される。

#### 100481

また、上記フェイズ・ロックト・ループ26には、参照クロックRefClkと電圧制御発振器24から出力される発振信号VCOout1が入力される。上記参照クロックRefClkは、ベースバンドLSI22から与えられた信号ChannelContにより指示される周波数チャネルに応じて分周される。そして、この分周クロックと発振信号VCOout1の位相が揃うように制御電圧(チャネル周波数を設定する電圧)Vchを調整して電圧制御発振器24の一方の入力端子(制御端子)V1に供給する。この調整期間に、電圧制御発振器24の他方の入力端子(制御端子)V2には、ロウパスフィルタ23から負の温度依存性を持った電圧Vmodが供給される。この電圧Vmodの温度依存性は、上記電圧制御発振器24における容量値を与える素子(電圧可変容量素子)の2端子間の電位差の温度依存性より大きくなっている。この電圧制御発振器24は、信号VCOenによって活性化/非活性化が制御され、上記ロウパスフィルタ23とともに周波数変調回路として働く。

# [0049]

9/

そして、上記電圧制御発振器 24 の出力端子 out1, out2 から出力される発振信号 VCOout1, VCOout2 がパワーアンプ 25 に供給されて増幅され、送信信号 RFout が出力される。このパワーアンプ 25 には、信号 PAen が供給されて活性化/非活性化が制御されるようになっている。

### [0050]

図2は、上記図1に示した通信システム21におけるロウパスフィルタ23の回路構成例を示している。このロウパスフィルタ23が図44に示したロウパスフィルタ3と異なるのは、バンドギャップリファレンス回路7に代えて温度依存性を持った(温度係数が負の)基準電圧発生回路27を設けている点にある。D/Aコンバータ28及びフィルタ29は、図44と同様な回路構成になっている。

# $[0\ 0\ 5\ 1]$

上記基準電圧発生回路 2 7 は、Pチャネル型MOSトランジスタQ1~Q3、オペアンプ3 0、抵抗R1~R4、及び電圧可変容量素子D1,D2を備えている。上記MOSトランジスタQ1,Q2のソースは、電源 $V_{DD}$ に接続される。上記MOSトランジスタQ1のドレインにはオペアンプ3 0の反転入力端(一)が接続され、上記MOSトランジスタQ2のドレインにはオペアンプ3 0の非反転入力端(+)が接続され、これらMOSトランジスタQ1,Q2のゲートにはオペアンプ3 0の出力端が接続される。また、上記MOSトランジスタQ1のドレインと接地点 $V_{SS}$ 間には、抵抗R1と電圧可変容量素子D1のアノード,カソード間とが並列接続される。上記MOSトランジスタQ2のドレインには、抵抗R2の一端が接続され、この抵抗R2の他端と接地点 $V_{SS}$ 間に電圧可変容量素子D2のアノード,カソード間が接続される。更に、上記上記MOSトランジスタQ2のドレインと接地点 $V_{SS}$ 間には、抵抗R3が接続される。

# $[0\ 0\ 5\ 2]$

上記MOSトランジスタQ3のソースは電源 $V_{DD}$ に接続され、ゲートはオペアンプ30の出力端に接続される。上記抵抗R4の一端は上記MOSトランジスタQ3のドレインに接続され、他端は接地点 $V_{SS}$ に接続される。そして、上記MOSトランジスタQ3と抵抗R4との接続点から温度係数が負の基準電圧 $V_{SS}$ 1を出力するようになっている。

#### [0053]

#### $[0\ 0\ 5\ 4]$

なお、上記抵抗R1~R3の各抵抗値は、全て変える必要はなく、必要とする特性に応じて少なくともいずれか1つを変化させても良い。また、上記抵抗R1~R3の抵抗値の設定だけでなく、電圧可変容量素子D1,D2のサイズ比、MOSトランジスタQ1,Q2のサイズ比の調整、あるいはこれらの組み合わせにより温度変化に対する電圧Vmodの変化量を調整しても良い。

#### $[0\ 0\ 5\ 5]$

上記D/Aコンバータ28は、オペアンプ31、スイッチSW1~SW3及び抵抗R5~R8を含んで構成されている。上記オペアンプ31の非反転入力端(+)には上記基準電圧発生回路27から出力される基準電圧Vrefが供給される。このオペアンプ31の出力端と接地点Vss 間には、上記抵抗R5~R8が直列接続される。スイッチSW1の一端は、オペアンプ31の反転入力端(一)に接続され、他端は抵抗R5とR6との接続点に接続される。このスイッチSW1は、データDATAが"0"の時にオンする。また、スイッチSW2の一端は、オペアンプ31の反転入力端(一)に接続され、他端は抵抗R6とR7との接続点に接続される。このスイッチSW2は、信号LPFenが"L"レ

ベルの時にオンする。更に、スイッチSW3の一端は、オペアンプ31の反転入力端 (ー) に接続され、他端は抵抗R7とR8との接続点に接続される。このスイッチSW3は、データDATAが "1"の時にオンする。

# [0056]

上記フィルタ29は、抵抗R9と容量素子(キャパシタ)C0とを含んで構成されている。抵抗R9の一端は上記オペアンプ31の出力端に接続される。この抵抗R9の他端と接地点Vss間には上記容量素子C0が接続される。そして、上記抵抗R9の他端から温度依存性を持った電圧Vmodが出力されるようになっている。

# [0057]

図4は、上記図1及び図2に示した通信システム21における各信号の波形を示すタイミングチャートである。時刻 t 1に、信号 C h a n n e l C o n t が遷移して周波数チャネルが c h 2 l から c h 9 に変化し、信号 V C O e n が "H" レベルとなって電圧制御発振器24が活性化されると、入力端子 V 1, V 2 に印加される電圧 V c h, V m o d に対応する周波数 f i n i t の発振信号 V C O o u t 1 が出力される。この際、信号 L P F e n の "L" レベルによってロウパスフィルタ23における D / A コンバータ28中のスイッチ S W 2 がオンし、電圧 V m o d の 初期値として基準電圧 V r e f が出力される。また、フェイズ・ロックト・ループ26は活性状態となり、参照 クロック R e f C l k が信号 C h a n n e l C o n t により指示された周波数チャネル c h 9 に対応するように分周され、この分周クロックと発振信号 V C O o u t 1 の位相が揃うように制御電圧 V c h が設定される(時刻 t 2)。

# [0058]

その後、信号PAenが"H"レベルになると、パワーアンプ25が活性化されて、発振信号VCOout1, VCOout2が増幅され、上記周波数finitの送信信号RFoutが出力される(時刻t3)。

# [0059]

電圧制御発振器 24 が安定動作になると、ロウパスフィルタ 23 の活性化信号LPF e nが "H" レベル(時刻 t4)になることによって、D/A コンバータ 28 中のスイッチ SW2 がオフ状態となり、ベースバンドLSI 22 からのデータ DATA がロウパスフィルタ 23 に転送されるとともに、フェイズ・ロックト・ループ 26 のフィードバックループが切られ、制御電圧 Vch のレベルが保持される。この状態で、上記電圧制御発振器 24 の入力端子 V2 の電圧 Vmode をデータ DATA の "1" または "0" に応じて変えることにより発振周波数が変調される。

# [0060]

例えば、データDATAが"1"であるとすると、スイッチSW3がオン(スイッチSW1,SW2はオフ)してオペアンプ31の出力電圧が上昇し、電圧Vmodは基準電圧Vrefのレベルから"1"に対応するレベルに上昇する。これによって、電圧制御発振器24から出力される発振信号VCOout1,VCOout2の周波数がf1に上昇する。パワーアンプ25はこの電圧制御発振器24から出力される発振信号VCOout1,VCOout2を増幅して周波数f1の送信信号RFoutを出力する。

#### $[0\ 0\ 6\ 1]$

続いて、データDATAが"0"に反転したとすると(時刻 t 5)、スイッチSW1がオン(スイッチSW2,SW3はオフ)してオペアンプ31の出力電圧が低下し、電圧Vmodは"1"に対応するレベルから"0"に対応するレベルに低下する。この結果、電圧制御発振器24から出力される発振信号VCOout1, VCOout2の周波数がf0に変化(低下)する。よって、パワーアンプ25から周波数 f 0の送信信号RFoutが出力される。

### [0062]

時刻 t 6 以降は、データDATAの"1"または"0"に応じて上述したような動作が繰り返される。

# [0063]

# [0064]

次の時刻 t 9 に、信号 C h a n n e l C o n t によって周波数チャネルが c h 9 から c h 5 5 に変化すると、上述した t 1  $\sim$  t 7 の動作が繰り返される。

# [0065]

次に、動作中に温度が変化した場合について説明する。基準電圧発生回路 2 7 の温度係数が正であるので、温度が上昇すると、その出力電圧 V r e f は上昇する。この電圧 V r e f は、D/Aコンバータ 2 8 の動作点の基準となる電圧であり、フィルタ 2 9 の出力電圧 V m o d は図 3 に示すように上昇する。よって、信号 L P F e n が "L"レベルの時には、この上昇した電圧 V r e f H が出力され、データの "1"または "0"に対応する電圧も上昇し、電圧 V m o d が上昇する(図 4 の一点鎖線 V m o d H 参照)。上記電圧 V m o d の上昇量は、温度の上昇による上記電圧制御発振器 2 4 の発振周波数の増大量に対応する。これによって、電圧制御発振器 2 4 から出力される発振信号 V C O o u t 1, V C O o u t 2 の周波数が一定になるように補償される。

### [0066]

一方、温度が低下すると、基準電圧発生回路 2 7 の出力電圧 V r e f は低下する。フィルタ 2 9 の出力電圧 V m o d は、信号 L P F e n が "L" レベルの時には、この低下した電圧 V r e f L となり、データの"1"または"0"に対応する電圧も低下し、電圧 V m o d が低下する(図 4 の二点鎖線 V m o d L 参照)。上記電圧 V m o d の減少量は、温度の上昇による上記電圧制御発振器 2 4 の発振周波数の上昇量に対応する。これによって、電圧制御発振器 2 7 から出力される発振信号 V C O o u t 1, V C O o u t 2 の周波数が一定になるように補償される。

#### [0067]

従って、このような構成によれば、変調周波数が温度に依存して変動した時に、電圧Vmodの初期値と振幅の両方を変化させて電圧制御発振器24から出力される発振信号VCOout1,VCOout2の周波数が変動するのを抑制できる。これによって、隣接する通信チャネルに対するノイズを抑えることができる。

#### [0068]

なお、上記電圧制御発振器24には、図38に示した従来と同様な回路構成のものを適用でき、電圧制御発振器24における変調用の電圧可変容量素子Cmod1, Cmod2には図42(a), (b)の構造を用いることができる。

#### [0.069]

#### [第2の実施の形態]

図5は、この発明の第2の実施の形態に係る周波数直接変調装置及び通信システムについて説明するためのもので、上記図2に示した回路における基準電圧発生回路27の他の構成例を示している。図5に示す基準電圧発生回路も図2に示した回路と同様に、温度係数が正であり、電圧Vmodが図3に示したような温度変化に対する傾き(dVmod/dT>a)の特性を持っている。この電圧Vmodの温度依存性は、電圧制御発振器24における容量値を与える素子(電圧可変容量素子)の2端子間の電位差の温度依存性より大きくなっている。

# [0070]

この回路は、抵抗R10~R14、電圧可変容量素子D3, D4及びオペアンプ41, 42を含んで構成されている。上記抵抗R10, R11の一端はオペアンプ41の出力端

に接続され、抵抗R 10の他端はオペアンプ41の反転入力端(ー)に接続され、抵抗R 11の他端はオペアンプ41の非反転入力端(+)に接続される。上記抵抗R10の他端と接地点Vss 間には、抵抗R12及び電圧可変容量素子D3のアノード,カソード間が直列接続される。上記オペアンプ41の非反転入力端(+)には、電圧可変容量素子D4のアノードが接続され、この電圧可変容量素子D4のカソードは接地点Vss に接続される。

### [0071]

上記オペアンプ42の非反転入力端(+)には、上記オペアンプ41の出力端が接続される。このオペアンプ42の出力端と接地点 $V_{SS}$ 間には、抵抗R13,R14が直列接続され、これら抵抗R13,R14の接続点にその反転入力端(ー)が接続される。そして、上記オペアンプ42の出力端から基準電圧 $V_{SS}$ になっている。

# [0072]

上記図5に示した基準電圧発生回路27も、温度係数を正にするために、温度に対する依存性のない(あるいは小さい)通常のバンドギャップリファレンス回路に対して、3つの抵抗R10~R12の抵抗値を調整し、温度係数を正にしている。これによって、図3に示したように温度変化に対する電圧Vmodの変動を所定の傾き(dVmod/dT>a)を持った特性にしている。

# [0073]

このような構成であっても、前述した第1の実施の形態と同様に、変調周波数が温度に依存して変動した時に、電圧Vmodeを変化(増加または減少)させて電圧制御発振器 24から出力される発振信号VCOout1, VCOout2の周波数が変動するのを抑制できる。これによって、隣接する通信チャネルに対するノイズを抑えることができる。

# [0074]

なお、上記抵抗R10~R12の抵抗値の設定は、必要とする特性に応じて少なくとも 1つを変更しても良く、これらの抵抗値だけでなく、電圧可変容量素子D1, D2のサイズ比、あるいはこれらの組み合わせにより温度変化に対する電圧Vmodの変動を調整しても良い。

#### [0075]

また、上記電圧制御発振器24には、図38に示した従来と同様な回路構成のものを適用でき、電圧制御発振器24における変調用の電圧可変容量素子Cmod1, Cmod2には図42(a), (b) の構造を用いることができるのは勿論である。

#### [0076]

# [第3の実施の形態]

図6(a)は、この発明の第3の実施の形態に係る周波数直接変調装置及び通信システムについて説明するためのもので、温度依存性の小さいバンドギャップリファレンス回路43を用いて温度依存性の小さい基準電流Irefと電圧可変容量素子D5のフォワード電流Ifの和に比例した電圧を出力する回路を示している。図2に示した回路構成例では、温度係数を正にするために、抵抗R1~R3の抵抗値をずらしたが、図6(a)に示す回路では実質的に同じ回路構成であるものの、これら抵抗R1~R3の抵抗値の調整、電圧可変容量素子D1,D2のサイズ比、MOSトランジスタQ1,Q2のサイズ比の調整、あるいはこれらの組み合わせにより温度変化に対して出力電圧Vrefが一定になるように調整し、バンドギャップリファレンス回路43を構成している。

#### [0077]

このバンドギャップリファレンス回路 43 は、基本的には図 2 に示した基準電圧発生回路 27 と同様な回路構成で、温度に対する依存性が小さい基準電圧発生回路 27 に、 P チャネル型MOSトランジスタQ 4 と電圧可変容量素子D 5 を付加したものである。上記MOSトランジスタQ 4 のソースは電源  $V_{DD}$  に接続され、ゲートはオペアンプ 30 の出力端に接続される。上記MOSトランジスタQ 4 のドレインには電圧可変容量素子D 5 のアノードが接続され、そのカソードは接地点  $V_{SS}$  に接続される。そして、上記MOSトランジスタQ 4 と電圧可変容量素子D 5 との接続点から電圧  $V_{SS}$  を出力するようになって

いる。

# [0078]

ここで、上記電圧可変容量素子D5には、電圧制御発振器24中の電圧可変容量素子で用いているPN接合ダイオードを用いるのが望ましい。これによって、ビルトインポテンシャルが製造時にばらついても基準電圧が連動して変化するため動作点での容量値を補償できる。

### [0079]

図6(b)は、上記図6(a)に示した回路から出力される電圧Vfを用いて温度依存 性が負の基準電圧Vrefを生成する温度補償電圧生成回路を示している。この温度補償 電圧生成回路は、オペアンプ44、Pチャネル型MOSトランジスタQ5,Q6,Q7、 Nチャネル型MOSトランジスタQ60,Q61及び抵抗R15,R16等を含んで構成 されている。オペアンプ44の反転入力端(-)には、上記バンドギャップリファレンス 回路43から出力される電圧Vfが供給される。このオペアンプ44の出力端には、MO SトランジスタQ5,Q6のゲートが接続される。上記MOSトランジスタQ5のソース は電源Vnn に接続され、ドレインは上記オペアンプ44の非反転入力端(+)及び抵抗 R15の一端に接続される。この抵抗R15の他端は、接地点Vss に接続される。上記 MOSトランジスタQ6のソースは電源VDDに接続され、ドレインはMOSトランジス 夕Q60のドレイン及びゲートに接続される。このMOSトランジスタQ60のソースは 、接地点Vss に接続される。MOSトランジスタQ61のゲートは上記MOSトランジ スタQ60のゲートに接続され、ドレインはMOSトランジスタQ7のドレインに接続さ れ、ソースは接地点Vssに接続される。上記MOSトランジスタQ7のソースは電源V р р に接続され、ゲートは上記オペアンプ30の出力端に接続されてバイアス電圧 р b і asが印加される。上記MOSトランジスタQ7,Q61のドレイン共通接続点には抵抗 R 1 6 の一端が接続され、この抵抗 R 1 6 の他端は接地点 V s s に接続される。そして、 上記MOSトランジスタQ7、Q61のドレイン共通接続点から温度依存性を持った基準 電圧(温度係数が負)Vrefが出力される。

# [0080]

図6(b)に示す回路では、MOSトランジスタQ61のソース,ドレイン間を流れる温度依存性のある電流 Ifと、MOSトランジスタQ7のソース,ドレイン間を流れる温度依存性のない電流 Irefとに基づいて基準電圧Vrefを生成する。よって、上記電流 Ifと電流 Irefとの重み付けで温度に対する依存性を自由に設定できる。

#### [0081]

そして、上記基準電圧Vrefを例えば図2におけるD/Aコンバータ28に供給し、フィルタ29を介して変調用の電圧Vmodを生成する。この電圧Vmodは、電圧制御発振器24の入力端子V2に供給される。上記電圧Vmodは、温度依存性が電圧制御発振器24の上記入力端子V2に接続された電圧可変容量素子の2端子間の電位差の温度依存性より小さい電圧と、この電圧可変容量素子の2端子間の電位差に比例した電圧との和に設定される。

# [0082]

上記のような構成によれば、前述した第1, 第2の実施の形態と同様に、変調周波数が温度に依存して変動した時に、図3に示したように電圧Vmodを変化させて電圧制御発振器24から出力される発振信号VCOout1, VCOout2の周波数が変動するのを抑制できる。これによって、隣接する通信チャネルに対するノイズを抑えることができる。

#### [0083]

なお、バンドギャップリファレンス回路は、図6 (a) に示した構成に限られるものではなく、種々の構成のものを用いることができ、バンドギャップリファレンス回路から出力される温度依存性のないフォワード電圧Vfを図6 (b) に示した回路に供給することにより、所期の温度依存性を持たせることができる。

# [0084]

また、上記電圧制御発振器24には、図38に示した従来と同様な回路構成のものを適用でき、電圧制御発振器24における変調用の電圧可変容量素子Cmod1, Cmod2には図42(a), (b) の構造を用いることができる。

### [0085]

# [第4の実施の形態]

図7乃至図10はそれぞれ、この発明の第4の実施の形態に係る周波数直接変調装置及び通信システムについて説明するための図である。図7は、上記図6(a)に示した基準電圧発生回路27 から出力される温度依存性がない(または小さい)電圧Vref1を用いてトランスコンダクタンスアンプ用の電源VDDを生成する電源電圧生成回路の構成例を示している。図8は、上記図6(a),(b)及び上記図7に示した回路とともに上記図1に示した回路におけるロウパスフィルタ23を形成する回路の構成例を示している。図9は、上記図8に示した回路におけるトランスコンダクタンスアンプ(gmamp)の具体的な回路構成図である。また、図10は、上記図8及び図9に示した回路の一部の断面構成図である。

### [0086]

図7に示した回路は、オペアンプ45、Pチャネル型MOSトランジスタQ8及び抵抗R17を含んで構成されている。オペアンプ45の反転入力端(-)には、上記図6(a)に示した基準電圧発生回路27。の出力端(MOSトランジスタQ3と抵抗R4との接続点)から出力される温度依存性がない電圧Vref1が供給される。このオペアンプ45の出力端には、MOSトランジスタQ8のゲートが接続される。このMOSトランジスタQ8のソースは電源VDDに接続され、ドレインは上記オペアンプ45の非反転入力端(+)及び抵抗R17の一端に接続される。この抵抗R17の他端は、接地点VSSに接続される。そして、上記MOSトランジスタQ8と抵抗R17との接続点からロウパスフィルタ23で用いられるトランスコンダクタンスアンプ用の電源VDDを出力するようになっている。

## [0087]

図8に示す回路は、上記図7に示した回路から出力される温度依存性がない電源 $V_{DD}$ に基づいて動作するトランスコンダクタンスアンプ( $g_{m}$ アンプ)46-1~46-5、容量素子(キャパシタ) $C_{1}$ ~ $C_{6}$ 、抵抗 $R_{1}$ 8~ $R_{2}$ 0及びオペアンプ47等を含んで構成されている。抵抗 $R_{1}$ 8の一端には、ベースバンド $L_{SI}$ 22から出力される送信データ $D_{A}$ 7 Aが供給される。この抵抗 $R_{1}$ 8の他端には、 $g_{m}$ 7ンプ46-1の出力端と $g_{m}$ 7ンプ46-2の第1の入力端が接続される。また、この抵抗 $R_{1}$ 8の他端と接地点 $V_{S}$ 8間には、容量素子 $C_{1}$ 7が接続される。上記 $g_{m}$ 7ンプ46-1の第1の入力端には、例えば上記図6(b)に示した回路から温度や電源電圧依存性がない(または小さい)基準電圧 $V_{1}$ 8 fが供給され、第2の入力端は $v_{2}$ 8 mアンプ46-2の出力端に接続される

#### [0088]

上記 g m rンプ 46-2 の 第 2 の入力端は、g m rンプ 46-3 の出力端に接続され、その出力端は g m rンプ 46-3 の第 1 の入力端に接続される。この g m rンプ 46-2 の出力端と接地点  $V_s$  s 間には容量素子 C 2 が接続される。

# [0089]

上記gmアンプ46-3の第2の入力端は、gmアンプ46-4の出力端に接続され、その出力端はgmアンプ46-4の第1の入力端に接続される。このgmアンプ46-3の出力端と接地点 $V_{SS}$ 間には容量素子 $C_{SS}$ 3が接続される。

# [0090]

また、上記 g m アンプ 46-4 の第 2 の入力端は、g m アンプ 46-5 の出力端に接続され、その出力端は g m アンプ 46-5 の第 1 の入力端に接続される。この g m アンプ 46-4 の出力端と接地点  $V_{SS}$  間には容量素子  $C_{SS}$  4 が接続される。

#### [0091]

上記gmアンプ46-5の第2の入力端には、上記基準電圧Vrefが供給され、その

.出力端は抵抗R19の一端に接続される。また、このgmアンプ46-5の出力端と接地点Vss 間には容量素子C5が接続される。

# [0092]

# [0093]

なお、図8では、上記基準電圧Vrefee を図6(a),(b)に示した回路から与える場合を例に取って説明したが、図2や図5に示した基準電圧発生回路27から温度依存性を持った(温度係数が負の)電圧を与えてフィルタリングを行うようにしても良いのは勿論である。

# [0094]

上記 g m アンプ  $46-1\sim 46-5$  はそれぞれ、図 9 に示すようにN チャネル型MOSトランジスタQ  $10\sim Q15$ 、P チャネル型MOSトランジスタQ  $16\sim Q19$  及び抵抗R s を含んで構成されている。MOSトランジスタQ 16, Q 17 のソースには、上記図7に示した回路から出力される温度依存性がない(または小さい)電源  $V_{DD}$  が供給される。これらMOSトランジスタQ 16, Q 17 のドレインには、MOSトランジスタQ 10, Q 11 のドレインとMOSトランジスタQ 18, Q 19 のソースがそれぞれ接続される。

### [0095]

上記MOSトランジスタQ10,Q11のゲートはそれぞれgmrンプの第1,第2の入力端として働くもので、これらMOSトランジスタQ10,Q11のソース間に抵抗Rsが接続される。また、上記MOSトランジスタQ10,Q11のソースと接地点Vss 間にはそれぞれ、MOSトランジスタQ12,Q13のドレイン,ソース間が接続される

# [0096]

一方、上記MOSトランジスタQ18, Q19のドレインと接地点Vss間にはそれぞれ、MOSトランジスタQ14, Q15のドレイン, ソース間が接続される。上記MOSトランジスタQ12~Q15のゲートには、バイアス電圧nBAIASが供給される。また、上記MOSトランジスタQ16~Q19のベースは共通接続され、MOSトランジスタQ18のドレインに接続される。そして、上記MOSトランジスタQ19, Q15のドレイン共通接続点がgmrンプの出力端Iout

# [0097]

この回路は差動入力電圧 d V = V i n 1 - V i n 2 に対して、出力端 I o u t から d V / r s ( r s は抵抗 R s の抵抗値) の電流を出力する。

#### [0098]

図10は、上記図8及び図9に示した回路の一部の断面構成図である。半導体基板51がP型であると仮定すると、例えばNチャネル型MOSトランジスタQ10~Q15は、上記基板51の主表面に形成されたN型のソース、ドレイン領域52,53と、上記ソース、ドレイン領域52,53間の基板51上に形成されたゲート絶縁膜54と、このゲート絶縁膜54上に形成されたゲート電極55とで形成される(図10ではMOSトランジスタQを代表的に示す)。一方、Pチャネル型MOSトランジスタQ16~Q19は、上記基板51中に形成されたN型ウェル領域(図示せず)中に形成される。

### [0099]

また、抵抗素子R18~R20は、上記MOSトランジスタQ上に層間絶縁膜68を介在して形成されたポリシリコン層56で構成される。容量素子C1~C6は上部電極57、絶縁膜58及び下部電極59で構成される。これら各素子は複数層のコンタクト60~1~60~4と配線層61~1,61~2等で電気的に接続される。上記MOSトランジ

スタQ及び下位配線層 61-1 と抵抗素子 56、容量素子 C1-C6 及び上位配線層 61-2 との間には、グランドシールドを行うための中間配線層 62 が介在されている。

### [0100]

図10に示した断面構成では、MOSトランジスタの上に抵抗素子や容量素子を配置できるので回路面積を抑制することができる。しかも、中間配線層62を用いてグランドシールドを行っているため、MOSトランジスタや下位配線層と抵抗素子、容量素子及び上位配線層との容量カップリングノイズを極めて小さく抑えることができる。中間配線層62は、両者を接続する一部だけはグランドにできないが、それ以外の領域をシルードすることが可能である。

### $[0\ 1\ 0\ 1]$

上記のような構成によれば、前述した第1乃至第4の実施の形態と同様に、変調周波数が温度に依存して変動した時に、電圧Vmodeを変化させて電圧制御発振器 24から出力される発振信号VCOout1, VCOout2の周波数が変動するのを補償または抑制できる。これによって、隣接する通信チャネルに対するノイズを抑えることができる。

# [0102]

もちろん、この例でも上記電圧制御発振器 2 4 には、図 3 8 に示した従来と同様な回路構成のものを適用でき、電圧制御発振器 2 4 における変調用の電圧可変容量素子 C m o d 1, C m o d 2 には図 4 2 (a), (b) の構造を用いることができる。

# [0103]

### [第5の実施の形態]

図11は、この発明の第5の実施の形態に係る周波数直接変調装置及び通信システムについて説明するための回路図である。基準電圧発生回路27,は、図6(a)に示した回路と実質的に同じ回路構成であるので、同一部分に同じ符号を付してその詳細な説明は省略する。この基準電圧発生回路27,の出力は波形整形回路69に供給され、負の温度依存性を持ち、且つ送信データDATAに対応した電圧Vmodを出力するようになっている。この電圧Vmodは、温度依存性が電圧制御発振器24の上記入力端子V2に接続された電圧可変容量素子の2端子間の電位差の温度依存性より小さい電圧と、この電圧可変容量素子の2端子間の電位差との和に設定される。

# [0104]

すなわち、オペアンプ48の反転入力端(-)には、基準電圧発生回路27'から出力される温度依存性のない(または小さい)基準電圧Vref1が供給される。このオペアンプ48の出力端には、Pチャネル型MOSトランジスタQ20,Q21のゲートが接続される。上記MOSトランジスタQ20のソースは電源 $V_D$ Dに接続され、ドレインはオペアンプ48の非反転入力端(+)に接続される。また、上記MOSトランジスタQ20のドレインと接地点 $V_S$ S間には、ダイオードD6のアノード,カソード間が接続される。上記MOSトランジスタQ21のソースは電源 $V_D$ Dに接続され、ドレインはNチャネル型MOSトランジスタQ62のドレイン及びゲートに接続される。このMOSトランジスタQ62のゲートは上記MOSトランジスタQ62のゲートに共通接続され、ドレインはPチャネル型MOSトランジスタQ22のドレインに接続される。上記MOSトランジスタQ22のドレインに接続される。上記MOSトランジスタQ22のドレインに接続される。上記MOSトランジスタQ22をQ63のドレイン共通接続点と接地点 $V_S$ S間には、抵抗 $V_S$ Dが接続される。

# [0105]

Pチャネル型MOSトランジスタQ23のソースは電源 $V_{DD}$ に接続され、ゲートは上記オペアンプ30の出力端に接続される。このMOSトランジスタQ23のドレインには、Pチャネル型MOSトランジスタQ24のソースが接続され、そのゲートにはデータ"1"に対応する信号の反転信号DATA1Bが供給される。上記MOSトランジスタQ24のドレインには、Nチャネル型MOSトランジスタQ25のドレイン、MOSトランジスタQ22とQ63のドレイン共通接続点、及び抵抗R21,R22の一端が接続される

。上記MOSトランジスタQ25のゲートには、データ "0"に対応する信号DATA0が供給される。このMOSトランジスタQ25のソースと接地点 $V_{SS}$ 間には、Nチャネル型MOSトランジスタQ26のドレイン、ソース間が接続される。このMOSトランジスタQ26のゲートには、Pチャネル型MOSトランジスタQ27とNチャネル型MOSトランジスタQ27とNチャネル型MOSトランジスタQ27のソースは電源 $V_{DD}$ に接続され、ゲートは上記オペアンプ30の出力端に接続される。また、上記MOSトランジスタQ28のソースは接地点 $V_{SS}$ に接続され、ゲートはそのドレインに接続される。

# [0106]

上記抵抗R22の他端と接地点Vss 間には、容量素子(キャパシタ)C7が接続され 、この抵抗R22の他端から電圧Vmodを出力するようになっている。

# [0107]

上記のような構成において、MOSトランジスタQ21のソース,ドレイン間を流れる電流をIf、MOSトランジスタQ22のソース,ドレイン間を流れる電流をIref、MOSトランジスタQ23のソース,ドレイン間を流れる電流を $b \times Iref$ 、DUMOSトランジスタQ26のソース,ドレイン間を流れる電流を $a \times Iref$ とそれぞれ定義する。また、抵抗R21の抵抗値をr21とする。

# [0108]

PLLロック中には、信号DATA0= "L" レベル、信号DATA1B= "H" レベルとなっており、MOSトランジスタQ25, Q24がともにオフするので、電圧Vmodは

Vmod=r21 (If-Iref) (= Vf-Vref) となっている。従って、電圧可変容量素子の動作点はC-V特性の温度変動に連動して相対的に不変となる(図12(a),(b))。

#### [0109]

PLLがロックし、周波数変調された信号RFoutを出力し始めると、"1"データ時の電圧Vmodtr21( $Iref+b\times Iref-If$ )、"0"データ時の電圧Vmodtr21( $Iref-b\times Iref-If$ )に設定される。ここでbは温度依存性が事実上無視できる電流変換比であり0 < b < 1である。

# [0110]

従って、周波数に変調を与える電圧変動量 d  $V=\pm$  ( $b\times r$  2  $1\times I$  r e f) とでき、抵抗 R 2 1 に温度依存性の小さなものを用いることで極めて小さな電圧変動に抑えることができる。

## [0111]

# [第6の実施の形態]

図13は、この発明の第6の実施の形態に係る周波数直接変調装置及び通信システムについて説明するためのもので、図11に示したロウパスフィルタの他の構成例を示している。すなわち、図11に示した回路では、抵抗R21をMOSトランジスタQ21のドレインと接地点Vss間に設けたのに対し、MOSトランジスタQ22のドレインと接地点Vss間に設けている。そして、MOSトランジスタQ21のドレインを、MOSトランジスタQ26のゲートに接続している。この回路構成では、電圧Vmodは、温度依存性が電圧制御発振器24の上記入力端子V2に接続された電圧可変容量素子の2端子間の電位差の温度依存性より小さい電圧に設定される。他の基本的な構成は、図11と同様であるので、同一部分に同じ符号を付してその詳細な説明は省略する。

# [0112]

上記のような回路構成において、MOSトランジスタQ21のソース,ドレイン間を流れる電流をb×If、MOSトランジスタQ22のソース,ドレイン間を流れる電流をIref、MOSトランジスタQ23のソース,ドレイン間を流れる電流をb×If+e×Iref、MOSトランジスタQ27のソース,ドレイン間を流れる電流をe×Iref、及びMOSトランジスタQ26のソース,ドレイン間を流れる電流をb×If+e×I

refとそれぞれ定義する。また、抵抗R21の抵抗値をr21とする。

# [0113]

PLLロック中には、信号DATA0= "L" レベル、信号DATA1B= "H" レベルとなっており、MOSトランジスタQ25, Q24がオフし、電圧 $Vmod=r21\times Iref(=Vref)$ となっている。従って、電圧可変容量素子の動作点はC-V特性の温度変動に連動せず相対的に変動する。

# [0114]

PLLがロックし、周波数変調された信号RFoutを出力始めると、"1"データ時の電圧Vmodはr21(Iref+b×If+e×Iref)、"0"データ時の電圧Vmodはr21(Iref-b×If-e×Iref)に設定される。ここでb,eは温度依存性が事実上無視できる電流変換比であり、0 < b, $0 \le e$ である。従って、周波数に変調を与える電圧変動量  $dV = \pm r21$ ( $b \times If + e \times Iref$ )とでき、温度の上昇とともに dVの絶対値を下げることができる。ここで、抵抗R21には温度依存性の小さなものを用いている。その結果、電圧可変容量素子の温度依存性を補償した周波数変調を行うことができる。

# [0115]

なお、上述した第5,第6の実施の形態において、上記電圧制御発振器24には、図38に示した従来と同様な回路構成のものを適用でき、電圧制御発振器24における変調用の電圧可変容量素子Cmod1,Cmod2には図42(a),(b)の構造を用いることができる。

# [0116]

### [第7の実施の形態]

図14は、この発明の第7の実施の形態に係る周波数直接変調装置及び通信システムについて説明するためのもので、図1に示した通信システムにおける電圧制御発振器24の構成例を示している。この電圧制御発振器24は、チャネル選択用の電圧可変容量素子(周波数チャネル用バラクタダイオードまたはバリキャップダイオード)Cch1, Cch2、周波数変調用の電圧可変容量素子(変調用バラクタダイオードまたはバリキャップダイオード)Cv1, Cv2、線形キャパシタCmim1, Cmim2、インダクタンス素子L2、抵抗R23,R24及びインバータ71,72等を含んで構成されている。上記電圧可変容量素子Cch1, Cch2の一端(カソード)は入力端子V1に共通接続され、フェイズ・ロックト・ループ26から出力される制御電圧Vch(チャネル周波数に対応する電圧、例えば1.5<math>V)が印加される。この制御電圧Vch(Frame V)のを温度 Tempが変動しても周波数が所望の範囲内になる値に調整される。

#### [0117]

また、上記電圧可変容量素子Cv1, Cv2の一端(カソード)は入力端子V2に共通接続され、ロウパスフィルタ23から出力される電圧Vmodが印加される。この電圧Vmodは、発振周波数を微調整するためのもので、例えば1.25Vである。上記電圧可変容量素子Cv1, Cv2の他端(アノード)には、線形キャパシタCmim1, Cmim2の一方の電極及び抵抗R23, R24の一端が接続される。これら抵抗R23, R24の他端には、バイアス回路V33からバイアス電圧Vbias6 iasが供給される。このバイアス回路V33から出力されるバイアス電圧Vbias7 iasの温度依存性は、上記電圧可変容量素子V32のアノード,カソード間の電位差の温度依存性及び上記電圧可変容量素子V32のアノード,カソード間の電位差の温度依存性にそれぞれ近似している。

#### [0118]

このバイアス電圧Vbiasの供給によって、上記抵抗R23は上記キャパシタCmim1の一方の電極と上記電圧可変容量素子Cv1の他端の電位を制御する制御回路として働き、上記抵抗R24は上記キャパシタCmim2の一方の電極と上記電圧可変容量素子Cv2の他端の電位を制御する制御回路として働く。そして、抵抗R24から上記キャパシタCmim2の一方の電極及び上記電圧可変容量素子Cv2のアノードに与えられる電圧と、上記バイアス回路73から出力されるバイアス電圧Vbiasとの差電圧の温度依

存性は、上記電圧可変容量素子Cvlのアノード,カソード間の電位差の温度依存性及び上記電圧可変容量素子Cv2のアノード,カソード間の電位差の温度依存性にそれぞれ近似している。

### [0119]

上記電圧可変容量素子Cchlの他端(アノード)と線形キャパシタCmimlの他方の電極は、発振信号VCOoutlを出力する出力端子outlに接続される。一方、上記電圧可変容量素子Cch2の他端(アノード)と線形キャパシタCmim2の他方の電極は、発振信号VCOout2を出力する出力端子out2に接続される。

# [0120]

上記出力端子out1,out2間には、インダクタンス素子L2が接続されている。また、上記インバータ71の入力端は出力端子out1に接続され、出力端は出力端子out2に接続される。上記インバータ72の入力端は出力端子out2に接続され、出力端は出力端子out1に接続される。この出力端子out1,out2から出力される発振信号VCOout1, VCOout2は、電圧Vcmを中心にして0.4Vから1.2Vo 範囲で振れる電圧である。

# [0121]

この図14に示す電圧制御発振器においては、周波数変調用の電圧可変容量素子(バラクタダイオード)C v 1 , C v 2 の 2 端子間電位差V e f f は、「V e f f = V b i a s - V m o d J で表される。

### [0122]

上記構成にあっては、電圧可変容量素子Cv1, Cv2が線形キャパシタCmim1, Cmim2によって、電圧制御発振器 24の動作ノードout1, out2から分離されているので、発振信号VCOout1, VCOout2の電位変動で電圧可変容量素子Cv1, Cv2の容量値が変動することはない。

# [0123]

# [0124]

上記MOSトランジスタQ30,Q31のソースは電源 $V_{DD}$ に接続され、ゲートは共通接続され、このゲート共通接続点がMOSトランジスタQ31のドレインに接続される。上記MOSトランジスタQ30,Q31のドレインには、MOSトランジスタQ34,Q35のドレインがそれぞれ接続される。これらMOSトランジスタQ34,Q35のゲートはMOSトランジスタQ30のドレインに共通接続される。

# [0125]

上記MOSトランジスタQ34のソースと接地点Vss間には、ダイオードD7のアノード,カソード間が接続される。また、上記MOSトランジスタQ35のソースには抵抗R35の一端が接続される。この抵抗R35の他端と接地点Vss間には、ダイオードD8-1,D8-2,…,D8-nのアノード,カソード間が並列接続される。

### [0126]

MOSトランジスタQ32のソースは電源 $V_{DD}$ に接続され、ゲートはMOSトランジスタQ30,Q31のゲートに共通接続される。このMOSトランジスタQ32のドレインには、MOSトランジスタQ36のドレイン及びゲートが接続される。上記MOSトランジスタQ36のゲートはMOSトランジスタQ37のゲートに共通接続され、そのソースは接地点 $V_{SS}$ に接続される。

# [0127]

この回路はPTAT回路と呼ばれ、温度に比例した電流 Iptatを生成し、MOSトランジスタQ37のドレイン、ソース間に流すためのものである。

# [0128]

上記MOSトランジスタQ33のソースは電源 $V_{DD}$ に接続され、ドレインは上記MOSトランジスタQ37のドレインに接続され、ゲートにバイアス電 $E_{DD}$  iasが供給される。上記MOSトランジスタQ37のソースは、接地点 $V_{SS}$  に接続される。

### [0129]

上記MOSトランジスタQ33,Q37のドレイン共通接続点は、オペアンプ49の非反転入力端(+)に接続される。このオペアンプ49の非反転入力端(+)と接地点Vss間には、抵抗R25が接続される。また、この非反転入力端(+)には、MOSトランジスタQ38のゲートが接続され、このMOSトランジスタQ38のソース,ドレインは接地点Vssc接続される。そして、上記オペアンプ49の出力端が反転入力端(-)に接続され、このオペアンプ49の出力端からバイアス電圧Vbias1を得るようになっている。

### [0130]

このバイアス電圧Vbiaslt L記MOSトランジスタQ33のソース, ドレイン間を流れる電流をIref、上記MOSトランジスタQ37のドレイン, ソース間を流れる電流をIptat とすると、

Vbias1=Vref-Vptat で表される。

### [0131]

このような構成のバイアス回路では、温度係数をバラクタダイオードC v 1, C v 2の C - V 特性に近似することができる。

### [0132]

図16は、上記バイアス回路73の他の構成例を示している。このバイアス回路も図15に示したバイアス回路と同様に、温度に対して負の依存性を持ったバイアス電圧Vbias2を発生し、その温度係数をバラクタダイオードCv1,Cv2のC-V特性に近似するものである。このバイアス回路73は、Pチャネル型MOSトランジスタQ40~Q44、Nチャネル型MOSトランジスタQ38,Q45,Q46、ダイオードD10、抵抗R25、可変抵抗R26、スイッチSW4,SW5、及びオペアンプ49,50等を含んで構成されている。

#### [0133]

上記MOSトランジスタQ40のソースは電源 $V_{DD}$ に接続され、ドレインはダイオードD10のアノード及びオペアンプ50の反転入力端(一)に接続され、ゲートにバイアス電圧pbiasが供給される。上記ダイオードD10のカソードは接地点 $V_{SS}$ に接続される。上記ダイオードD10には、バラクタダイオードCv1, Cv2と同じ構造のPN接合ダイオードを用いる。

#### [0134]

上記オペアンプ50の出力端には、MOSトランジスタQ41, Q42のゲートが接続される。このMOSトランジスタQ41のソースは電源 $V_{DD}$ に、ドレインはオペアンプ50の非反転入力端(+)にそれぞれ接続される。また、MOSトランジスタQ42のソースは電源 $V_{DD}$ に、ドレインはオペアンプ49の非反転入力端(+)にそれぞれ接続される。上記MOSトランジスタQ41のドレインと接地点 $V_{SS}$ 間には、可変抵抗R26が接続される。

#### [0135]

上記オペアンプ49の非反転入力端(+)と電源 $V_{DD}$ 間には、スイッチSW4及びMOSトランジスタQ43のドレイン,ソース間が接続される。このMOSトランジスタQ43のゲートには、バイアス電圧pbiasが印加される。また、上記オペアンプ49の非反転入力端(+)と接地点 $V_{SS}$ 間には、スイッチSW5及びMOSトランジスタQ46のドレイン,ソース間が接続される。このMOSトランジスタQ46のゲートには、M

OSトランジスタQ45のゲート及びドレインが接続される。MOSトランジスタQ45のドレインと電源 $V_{DD}$ 間には、MOSトランジスタQ44のドレイン,ソース間が接続される。上記MOSトランジスタQ45のソースは接地点 $V_{SS}$ に接続され、上記MOSトランジスタQ44のゲートには、バイアス電圧 $p_{DS}$ 1asが印加される。上記スイッチSW4,SW5は、温度依存性の調整用であり、これらのスイッチSW4,SW5の選択的なオン/オフにより温度依存性を可変できるようになっている。

### [0136]

更に、上記オペアンプ49の非反転入力端(+)と接地点Vss間には、抵抗R25が接続される。また、この非反転入力端(+)には、MOSトランジスタQ38のゲートが接続され、このMOSトランジスタQ38のソース、ドレインは接地点Vssに接続される。そして、上記オペアンプ49の出力端が反転入力端(-)に接続され、このオペアンプ49の出力端からバイアス電圧Vbias2を得るようになっている。

### [0137]

上記バイアス電圧 V b i a s 2 は、上記MOSトランジスタQ40のソース,ドレイン間を流れる電流を I r e f (例えば 1  $\mu$  A)、上記MOSトランジスタQ42のドレイン,ソース間を流れる電流を I b i a s (V f )とすると、スイッチ S W 4 , S W 5 のスイッチング状態に応じて、

V b i a s 2 = V f

V b i a s  $2 = V f + a \times V r e f (a \times V f)$ 

V b i a s  $2 = V f - a \times V r e f (V f + V r e f)$ 

の3つの電圧値になる。

### [0138]

このような構成のバイアス回路であっても、温度係数をバラクタダイオードCv1, Cv2のC-V特性に近似することができる。しかも、バラクタダイオードCv1, Cv2と同じ構造のPN接合ダイオードD10を用いているので、C-V特性の変動と良く一致させることが可能である。

# [0139]

図17は、上記図14に示した電圧制御発振器24に電圧Vmodを与える電圧発生回路を示している。この電圧発生回路は、抵抗R27~R30、オペアンプ63,66、バッファ64及びフィルタ(Gm-C filter)65等を含んで構成されている。ここで、上記フィルタ65は、図8に示した回路におけるgmアンプ46-1~46-5と容量素子C1~C6とからなる回路部に対応するものである。

### [0140]

送信データDATAは、バッファ64に入力されて増幅され、フィルタ65に供給される。このバッファ64には、オペアンプ63の出力電圧(例えば2V)が電源として与えられる。このオペアンプ63の非反転入力端(+)には基準電圧Vref(例えば1V)が供給され、出力端と反転入力端(-)間に抵抗R28が接続される。上記オペアンプ63の反転入力端(-)と接地点Vss間には、抵抗R27が接続される。

# [0141]

上記フィルタ65の出力端には、抵抗R29の一端が接続される。この抵抗R29の他端はオペアンプ66の反転入力端(ー)に接続される。このオペアンプ66の非反転入力端(+)には上記基準電圧Vref(例えば1V)が供給され、出力端と反転入力端(ー)間に抵抗R30が接続されている。そして、上記オペアンプ66の出力端から電圧Vmodを出力するようになっている。

#### [0142]

この電圧発生回路の出力電圧 V m o d は、温度依存性がない(または小さい)基準電圧 V r e f を基準にした一定振幅の電圧波形となる。

### [0143]

なお、上述した説明では電圧Vmodの温度依存を小さくし、バイアス電圧Vbiasに温度依存を持たせてバラクタダイオードCv1,Cv2のC-V特性の温度依存性を補

償するようにしているが、両者に温度依存性を持たせ、その差電圧がC-V特性の温度依存性を補償するようにしても良い。また、電圧Vmodにのみ温度依存性を持たせてバイアス電圧Vbiasには持たせないようにしても良い。

# [0144]

# [第8の実施の形態]

図18は、この発明の第8の実施の形態に係る周波数直接変調装置及び通信システムについて説明するためのもので、図1に示した通信システムにおける電圧制御発振器24の別の構成例を示している。図18に示す回路が図14に示した回路と異なるのは、抵抗R23,R24の他端を接地点Vssに接続している点にある。換言すれば、バイアス電圧Vbiasを接地電位にしている。他の回路構成は図14に示した回路と同様であるので、同一部分に同じ符号を付してその詳細な説明は省略する。

# [0145]

この図18に示す電圧制御発振器にあっては、周波数変調用の電圧可変容量素子(バラクタダイオード) Cv1, Cv2の2端子間電位差Veff は、「Veff=Vmod-Vss(Vss-Vmod)」で表される。

# [0146]

図19は、上記図18に示した電圧制御発振器24に電圧Vmodを与える電圧発生回路を示している。ここでは、最終段の増幅回路(オペアンプ)の基準電圧に図15または図16に示したバイアス回路の出力電圧Vbias1またはVbias2を供給して温度補償された電圧Vmodを発生するようにしている。

# [0147]

この電圧発生回路は、図17に示した回路における出力段に、抵抗R31,R32及びオペアンプ67を付加し、温度依存性を持たせたものである。フィルタ65の出力をオペアンプ66に供給して電圧を発生するまでは図17に示した回路と同様であるので同一部分に同じ符号を付してその詳細な説明は省略する。

#### [0148]

上記オペアンプ66の出力端には抵抗R31の一端が接続され、この抵抗R31の他端はオペアンプ67の反転入力端(-)に接続される。上記オペアンプ67の非反転入力端(+)には、上記図15または図16に示したバイアス回路から出力されるバイアス電圧 V bias1またはV bias2が供給される。このオペアンプ67の出力端と反転入力端(-)間には抵抗R32が接続され、出力端から電圧V mod を出力する。

#### [0149]

上記構成の電圧発生回路は、図17に示した電圧発生回路が温度依存性がない(または小さい)基準電圧Vrefを基準にした一定振幅の出力電圧Vmodを出力するのに対し、温度に対して負の依存性を持ったバイアス電圧Vbias1, Vbias2を利用して負の温度依存性を持った電圧Vmodを出力する。この負の温度依存性を持った電圧Vmodを電圧制御発振器24に供給することにより、変調周波数が温度に依存して変動した時に、電圧Vmodを変化させて電圧制御発振器24から出力される発振信号VCOout1, VCOout2の周波数が変動するのを抑制できる。

#### [0150]

従って、このような構成であっても、上述した各実施の形態と同様に、変調周波数の温度変動による隣接する通信チャネルに対するノイズを抑えることができる。

## [0151]

# [第9の実施の形態]

図 2 0 (a), (b) はそれぞれ、上記図 1 4 及び図 1 8 に示した電圧制御発振器で用いられる電圧可変容量素子 C v 1, C v 2 の構成例を示している。図 2 0 (a) は回路図、図 2 0 (b) はその断面構成図である。これらの電圧可変容量素子 C v 1, C v 2 は、M O S キャパシタの C - V 特性を利用したものである。すなわち、P 型半導体基板(P s u b) 8 1 に N 型のウェル領域(N w e I I) 8 2 が形成され、このウェル領域 8 2 中に M O S トランジスタのソース,ドレイン領域として働くP + 型の不純物拡散領域 8 3, 8

4,  $85 \, \mathrm{EN}^+$  型の不純物拡散領域 86 - 1, 86 - 2が形成される。上記ソース, ドレイン領域 83, 84 間の基板  $81 \, \mathrm{En}$  上に、ゲート絶縁膜 87 - 1 が形成され、このゲート絶縁膜 87 - 1 上にゲート電極 88 - 1 が形成される。また、上記ソース, ドレイン領域  $85 \, \mathrm{En}$  と  $85 \, \mathrm{En}$  の基板  $81 \, \mathrm{En}$  上に、ゲート絶縁膜 87 - 2 が形成され、このゲート絶縁膜 87 - 2 が形成される。そして、上記不純物拡散領域 86 - 1, 86 - 2 には、電圧 V mod が印加される。

### [0152]

図21は、上記図20 (a), (b) に示したMOSキャパシタのC-V特性図である。図示するように、温度の上昇に伴って実線C (LT) から破線C (HT) で示すように V-C 特性がシフト(シフト量 dV t ) する。

### [0153]

なお、上記図20(a),(b)に示したMOSキャパシタを用いる場合には、図6(a)の回路で用いたD5として電圧可変容量素子を用いることはできない。この場合には、製造時のばらつきを低減するために図6(b)の抵抗R16にトリミング機能を有するものを用いるなどの対策が必要になる。

# [0154]

また、上記バラクタダイオード(電圧可変容量素子)Cv1, Cv2に、上記MOSキャパシタではなく、図42(b)に示したようなPN接合ダイオードを用いても良い。この場合には、製造時のばらつきによる影響はほとんど無視できる。

### [0155]

# [第10の実施の形態]

図22万至図26はそれぞれ、この発明の第10の実施の形態に係る周波数直接変調装置及び通信システムについて説明するためのものである。図22は電圧制御発振器の別の構成例を示すブロック図であり、この電圧制御発振器は、PN接合ダイオード型のバラクタ(周波数変調用とチャネル選択用)101a-1,101a-2、インダクタ102、及びLCタンクで消費される電磁エネルギーを補給する負性コンダクタ素子103等を含んで構成されている。

#### [0156]

図23は、上記図22に示した電圧制御発振器の具体的な構成例を示す回路図である。周波数変調用のバラクタ101a-1は、PN接合ダイオードD10,D11、線形キャパシタCmim3,Cmim4及び抵抗R40,R41を含んで構成されている。上記ダイオードD10,D11のカソードは、入力端子V2に共通接続される。これらダイオードD10,D11のアノードにはキャパシタCmim3,Cmim4の一方の電極が接続され、キャパシタCmim3,Cmim4の他方の電極は出力端子out1,out2にそれぞれ接続される。また、ダイオードD10,D11のアノードには抵抗R40,R41の一端がそれぞれ接続され、これらの抵抗R40,R41の他端にバイアス電圧Vmodbiasが供給される。上記抵抗R40は上記キャパシタCmim3の一方の電極と上記ダイオードD10のアノードの電位を制御可路として働き、上記抵抗R41は上記キャパシタCmim4の一方の電極と上記ダイオードD11のアノードの電位を制御可路として働き。

#### [0157]

チャネル選択用のバラクタ101a-2も周波数変調用のバラクタ101a-1と同様な回路構成になっており、PN接合ダイオードD12,D13、線形キャパシタCmim5,Cmim6及び抵抗R42,R43を含んで構成される。上記ダイオードD12,D13のカソードは、入力端子V1に共通接続される。これらダイオードD12,D13のアノードにはキャパシタCmim5,Cmim6の一方の電極が接続され、キャパシタCmim5,Cmim6の他方の電極は出力端子out1, out2にそれぞれ接続される。また、ダイオードD12,D13のアノードには抵抗R42,R43の一端が接続され、これらの抵抗R42,R43の他端にバイアス電圧Vbiasが供給される。上記抵抗R42は上記キャパシタCmim5の一方の電極と上記ダイオードD12のアノードの電

位を制御する制御回路として働き、上記抵抗R43は上記キャパシタCmim6の一方の電極と上記ダイオードD13のアノードの電位を制御する制御回路として働く。

### [0158]

上記インダクタ102は、インダクタンス素子L3, L4で構成されている。インダクタンス素子L3は出力端子out1とノードN1間に接続され、インダクタンス素子L4はノードN1と出力端子out2間に接続される。このノードN1は電源やグランドに接続しても良いし、フローティングのままでも良い。

# [0159]

上記負性コンダクタ素子103は、例えば図24(a)~(c)に示すように構成されている。(a)図はCMOS型と呼ばれるもので、2つのインバータ110,111で構成される。インバータ110の入力端は出力端子out1に接続され、出力端は出力端子out2に接続され、出力端は出力端子out1に接続される。

# [0160]

(b)図はNMOS型と呼ばれるもので、一対のNチャネル型MOSトランジスタQ50,Q51で構成される。上記MOSトランジスタQ50のドレインは出力端子out1 に接続され、ソースは接地点Vssに接続され、ゲートは出力端子out2に接続される。上記MOSトランジスタQ51のドレインは出力端子out2に接続され、ソースは接地点Vssに接続され、ゲートは出力端子out1に接続される。

#### $[0 \ 1 \ 6 \ 1]$

(c)図はPMOS型と呼ばれるもので、一対のPチャネル型MOSトランジスタQ52,Q53で構成される。上記MOSトランジスタQ52のソースは電源 $V_{DD}$ に接続され、ドレインは出力端子out1に接続され、ゲートは出力端子out2に接続される。上記MOSトランジスタQ53のソースは電源 $V_{DD}$ に接続され、ドレインは出力端子out2に接続され、ゲートは出力端子out1に接続される。

#### [0162]

上記のような構成において、バイアス電圧Vbias,Vmodbiasには、それぞれの周波数の温度依存性が所望の値に収まるように温度依存性を持たせている。上記バイアス電圧Vbiasは、例えば図15や図16に示したバイアス回路で発生することができる。より簡単には、図25に示すようなバイアス回路で発生することもできる。図25に示す回路は、電流源112とPN接合型ダイオードD14で構成されている。電流源112は電源VDDに接続され、この電流源112からダイオードD14のアノードに電流が供給されるようになっている。上記PN接合型ダイオードD14のカソードは接地点Vssに接続され、このダイオードD14のアノードからバイアス電圧Vbiasを出力する。電圧制御発振器中でPN接合ダイオードを用いるので、同じ素子を用いるのが望ましい。

# [0163]

一方、上記バイアス電圧Vmodbiasは、例えば図15、図16及び図25に示したバイアス回路の出力電圧を例えば図17や図19に示した電圧発生回路に供給して、制御電圧Vmodに温度依存性を持たせれば良い。

#### $[0 \ 1 \ 6 \ 4]$

図26 (a), (b) はそれぞれ、バラクタのC-V特性の温度依存性とバイアス回路のI-V特性を示している。(a) 図に示すように、C-V特性は温度とともに近似的に横方向に並行移動する。その変化電圧 d V をバイアス電圧が補償する。また、(b) 図に示すように、動作電流によって温度変動電圧が変わってしまう。 d V になるようなバイアス電流で動作させることによって所望の補償を行うことができる。

### [0165]

# [第11の実施の形態]

図27乃至図31はそれぞれ、この発明の第11の実施の形態に係る周波数直接変調装 置及び通信システムについて説明するための図である。図27は電圧制御発振器の別の構 成例を示すブロック図であり、この電圧制御発振器は、MOS型のバラクタ(周波数変調用とチャネル選択用)101b-1, 101b-2、インダクタ102、及びLCタンクで消費される電磁エネルギーを補給する負性コンダクタ素子103を含んで構成されている。

# [0166]

図28は、上記図27に示した電圧制御発振器の具体的な構成例を示す回路図である。周波数変調用のバラクタ101b-1は、Pチャネル型MOSトランジスタQ54,Q55、線形キャパシタCmim3,Cmim4及び抵抗R40,R41を含んで構成されている。上記MOSトランジスタQ54,Q55のバックゲートは、入力端子V2に共通接続される。これらMOSトランジスタQ54,Q55のゲートにはキャパシタCmim3,Cmim4の一方の電極が接続され、キャパシタCmim3,Cmim4の他方の電極は出力端子out1,out2にそれぞれ接続される。また、MOSトランジスタQ54,Q55のゲートには抵抗R40,R41の一端がそれぞれ接続され、これらの抵抗R40,R41の他端にバイアス電圧Vmodbiasが供給される。上記抵抗R40は上記キャパシタCmim3の一方の電極とMOSトランジスタQ54のゲートの電位を制御する制御回路として働き、上記抵抗R41は上記キャパシタCmim4の一方の電極とMOSトランジスタQ55のゲートの電位を制御する制御回路として働く。

# [0167]

チャネル選択用のバラクタ101b-2も周波数変調用のバラクタ101b-1と同様な回路構成になっており、MOSトランジスタQ56,Q57、線形キャパシタCmim5,Cmim6及び抵抗R42,R43を含んで構成される。上記MOSトランジスタQ56,Q57のバックゲートは、入力端子V1に共通接続される。これらMOSトランジスタQ56,Q57のゲートにはキャパシタCmim5,Cmim6の一方の電極が接続され、キャパシタCmim5,Cmim6の他方の電極は出力端子out1,out2にそれぞれ接続される。また、MOSトランジスタQ56,Q57のゲートには抵抗R42,R43の一端がそれぞれ接続され、これらの抵抗R42,R43の他端にバイアス電圧Vbiasが供給される。上記抵抗R42は上記キャパシタCmim5の一方の電極とMOSトランジスタQ57のゲートの電位を制御する制御回路として働き、上記抵抗R43は上記キャパシタCmim6の一方の電極とMOSトランジスタQ57のゲートの電位を制御する制御回路として働き、上記抵抗R43に用いるので、ソース/ドレインはフローティング状態になっている。あるいはソース/ドレイン領域を形成せず、単なるMOSキャパシタで構成しても良い。

### [0168]

上記インダクタ102は、インダクタンス素子L3,L4で構成されている。インダクタンス素子L3は出力端子out1とノードN1間に接続され、インダクタンス素子L4はノードN1と出力端子out2間に接続される。このノードN1は電源やグランドに接続しても良いし、フローティングのままでも良い。

#### $[0\ 1\ 6\ 9]$

上記負性コンダクタ素子103は、例えば図24(a)~(c)に示したように構成されている。

# [0170]

### [0171]

また、(b)図に示すバイアス回路は、電流源114とPチャネル型MOSトランジスタQ59で構成されている。MOSトランジスタQ59のソースは電源 $V_{DD}$ に接続され、このMOSトランジスタQ59のドレイン及びゲートと接地点 $V_{SS}$ 間に電流源114が接続される。そして、上記MOSトランジスタQ59のドレインと電流源114との接続点からバイアス電圧V biasを出力する。電圧制御発振器中でMOSトランジスタを用いるので、同じ素子を用いるのが望ましい。

# [0172]

なお、上記図29(a), (b)において、MOSトランジスタQ58, Q59のバックゲートはそのソースにそれぞれ接続されている。

### [0173]

図30(a),(b)及び図31(a),(b)はそれぞれ、図29(a),(b)に示したバイアス回路を用いた場合の、バラクタのC-V特性の温度依存性とバイアス回路のI-V特性を示している。(a)図に示すように、C-V特性は温度とともに近似的に横方向に並行移動する。その変化電圧 dVをバイアス電圧が補償する。また、(b)図に示すように、動作電流によって温度変動電圧が変わってしまう。 dVになるようなバイアス電流で動作させることによって所望の補償を行うことができる。

# [0174]

# [第12の実施の形態]

図32及び図33はそれぞれ、この発明の第12の実施の形態に係る周波数直接変調装置及び通信システムについて説明するためのもので、電圧制御発振器の更に別の構成例を示すブロック図及び回路図である。図32に示す電圧制御発振器は、MOS型のバラクタ (周波数変調用)101b、PN接合ダイオード型のバラクタ (チャネル選択用)101a、インダクタ102、及びLCタンクで消費される電磁エネルギーを補給する負性コンダクタ素子103を含んで構成されている。

#### [0175]

本実施の形態は、第10及び第11の実施の形態におけるMOS型のバラクタ (周波数変調用) 101b、PN接合ダイオード型のバラクタ (チャネル選択用) 101aを組み合わせたものであるので、同一部分に同じ符号を付してその詳細な説明は省略する。

#### [0176]

このような構成であっても、基本的には第10及び第11の実施の形態に示した電圧制 御発振器と同様な動作を行い、同じ効果が得られる。

# [0177]

#### 「第13の実施の形態]

図34及び図35はそれぞれ、この発明の第13の実施の形態に係る周波数直接変調装置及び通信システムについて説明するためのもので、電圧制御発振器の更に別の構成例を示すブロック図及び回路図である。図34に示す電圧制御発振器は、PN接合ダイオード型のバラクタ(周波数変調用)101a、MOS型のバラクタ(チャネル選択用)101b、インダクタ102、及びLCタンクで消費される電磁エネルギーを補給する負性コンダクタ素子103を含んで構成されている。

#### [0178]

本実施の形態は、第12の実施の形態と同様に、第10及び第11の実施の形態におけるMOS型のバラクタ(周波数変調用)101b、PN接合ダイオード型のバラクタ(チャネル選択用)101aを組み合わせたものであるので、同一部分に同じ符号を付してその詳細な説明は省略する。

# [0179]

このような構成であっても、基本的には第10乃至第12の実施の形態に示した電圧制 御発振器と同様な動作を行い、同じ効果が得られる。

#### [0180]

なお、上述した第10乃至第13の実施の形態において、抵抗R40, R41の他端を

接地し、バイアス電圧Vmodbiasとして接地電位を与えても良い。また、同様に、抵抗R42, R43の他端を接地し、バイアス電圧Vbiasとして接地電位を与えても良く、バイアス電圧VmodbiasとVbiasの両方を接地電位に設定しても良い。

# [0181]

また、1つのバイアス回路からバイアス電圧VmodbiasとVbias与えるように構成しても良いのは勿論である。

### [0182]

以上説明した各実施の形態をまとめると下表1のようになる。

# 【表1】

		<b>*</b>	
		Vmod (PLL ロック時) dVmod (周波数変調)	d/mod (周波数変調)
Case1	Casel 第1、第2の実施の形態   Vx(dVx/dT> dVf/dT )   b×Vx(b<1)	Vx(dVx/dT)/dVf/dT)	$b \times Vx (b < 1)$
Case2	Case2 第3の実施の形態	$b \times Vf + Vref(b < -1)$	e × (b × Vx+Vref)
Case3	Case3 第5の実施の形態	Vf-Vref	b×Vref
Case4	Case4 第6の実施の形態	Vref	b×Vf+e×Vref(b>0, e≧0)
Case5	Case5 第7、第8の実施の形態	NCO の周波数変調用の電圧可変容量素子   キャパンタによって動作ノードから分離	NCO の周波数変調用の電圧可変容量素子を線形 キャパシタによって動作ノードから分離
		VCO のチャネル選択F	VCOのチャネル選択用の電圧可変容量素子と周
Case6	第9~第13の実施の形態	波数変調用の電圧可多	Case6 第9~第13の実施の形態 波数変調用の電圧可変容量素子を線形キャパシ
		タによって動作ノードから分離	から分離
11	ここで、dVref/dI< <dvf di<="" td=""><td></td><td></td></dvf>		

# [0183]

Case1及びCase2は、電圧Vmod(PLLロック時)とこの電圧の温度変化に対する変化量 dVmodを比例関係にすることを前提に、電圧Vmodの温度依存性をVfより大きめにしておき、Vmod+dVmod全体として周波数変調の温度依存性を抑えるように電圧Vmodの温度依存性を決めておくものである。

# [0184]

Case3は、電圧Vmod (PLLロック時)を電圧可変容量素子Cv1, Cv2の 温度依存性に合うような値とすることを前提に、温度変化に対する変化量dVmodには 温度依存性の小さな値を与えるようにして、Vmod+dVmod全体として周波数変調 の温度依存性を抑えるように電圧Vmodの温度依存性を決めている。

# [0185]

Case4は、電圧Vmod (PLLロック時)には温度依存性の小さな値を用いることを前提に、温度変化に対する変化量dVmodに温度依存性を与えてVmod+dVmod全体として周波数変調の温度依存性を抑えるようにしておくものである。

### [0186]

これら以外にも、Vmod+dVmod全体として周波数変調の温度依存性を抑えるように、VmodとdVmodの温度依存性を個別に設定することも可能である。

### [0187]

Case 5は、電圧制御発振器中の周波数変調用の電圧可変容量素子を、線形キャパシタによって、当該電圧制御発振器の動作ノード(出力端子)から分離するものである。

# [0188]

Case6は、電圧制御発振器中のチャネル選択用の電圧可変容量素子と周波数変調用の電圧可変容量素子の両方を、線形キャパシタによって、当該電圧制御発振器の動作ノード(出力端子)から分離するものである。

# [0189]

なお、Case 5 及びCase 6 に示した第 7 乃至第 1 3 の実施の形態は、単独で適用するだけでなく、必要に応じて Case 1 から Case 4 に示した第 1 乃至第 6 の実施の形態のいずれかと組み合わせることもできる。

# [0190]

上述したように、この発明の各実施の形態に係る周波数直接変調装置によれば、電圧可変容量素子に印加する変調電圧をC-V特性の温度依存性に近似することができるので、変調周波数の温度変動を抑制できる。あるいは、電圧制御発振器中の周波数変調用の電圧可変容量素子を、キャパシタによって当該電圧制御発振器の動作ノード(出力端子)から分離し、発振周波数が変動するのを抑制できる。また、電圧制御発振器中のチャネル選択用の電圧可変容量素子と周波数変調用の電圧可変容量素子を、キャパシタによって当該電圧制御発振器の動作ノード(出力端子)から分離し、発振周波数が変動するのを抑制できる。この結果、隣接通信チャネルに対するノイズを抑えることができる。

# [0191]

以上第1乃至第13の実施の形態を用いてこの発明の説明を行ったが、この発明は上記各実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施の形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも1つが解決でき、発明の効果の欄で述べられている効果の少なくとも1つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

# 【図面の簡単な説明】

# [0192]

【図1】この発明の第1の実施の形態に係る周波数直接変調装置の概略構成について 説明するためのブロック図であり、通信システムの一部を抽出して示す図。

【図2】図1に示した通信システムにおけるロウパスフィルタの構成例を示す回路図

【図3】図2に示した回路の温度変化に対する電圧Vmodの変動を示す特性図。

【図4】図1及び図2に示した通信システムにおける各信号の波形を示すタイミングチャート。

【図5】この発明の第2の実施の形態に係る周波数直接変調装置及び通信システムについて説明するためのもので、図2に示した回路における基準電圧発生回路の他の構成例を示す回路図。

【図6】(a)図は温度依存性の小さいバンドギャップリファレンス回路を用いて温度依存性の小さい基準電流と電圧可変容量素子のフォワード電流の和に比例した電圧

を出力する回路、(b)図は(a)図に示した回路から出力される電圧を用いて基準 電圧を生成する温度補償電圧生成回路を示す回路図。

【図7】この発明の第4の実施の形態に係る周波数直接変調装置及び通信システムについて説明するためのもので、図6 (a)に示した基準電圧発生回路から出力される温度依存性がない電位を用いてトランスコンダクタンスアンプ用の電源電圧を生成する電源電圧生成回路の構成例を示す図。

【図8】図6(a),(b)及び上記図7に示した回路とともに上記図1に示した回路におけるロウパスフィルタを形成する場合の回路構成例を示す図。

【図9】図8に示した回路におけるトランスコンダクタンスアンプの具体的な回路構成図。

【図10】図8及び図9に示した回路の一部の断面構成図。

【図11】この発明の第5の実施の形態に係る周波数直接変調装置及び通信システムについて説明するための回路図。

【図12】 (a) 図は低温時の電圧可変容量素子のC-V特性図、(b) 図は高温時の電圧可変容量素子のC-V特性図。

【図13】この発明の第6の実施の形態に係る周波数直接変調装置及び通信システムについて説明するためのもので、図11に示したロウパスフィルタの他の構成例を示す回路図。

【図14】この発明の第7の実施の形態に係る周波数直接変調装置及び通信システムについて説明するためのもので、図1に示した通信システムにおける電圧制御発振器の構成例を示す回路図。

【図15】図14に示した電圧制御発振器におけるバイアス回路の構成例を示す図。

【図16】図14に示した電圧制御発振器におけるバイアス回路の他の構成例を示す図。

【図17】図14に示した電圧制御発振器に電圧Vmodを与える電圧発生回路を示す図。

【図18】この発明の第8の実施の形態に係る周波数直接変調装置及び通信システムについて説明するためのもので、図1に示した通信システムにおける電圧制御発振器の他の構成例を示す回路図。

【図19】図18に示した電圧制御発振器に電圧Vmodを与える電圧発生回路を示す図。

【図20】図14及び図18に示した回路におけるロウパスフィルタで用いられる電圧可変容量素子の別の構成例を示しており、(a) 図は回路図、(b) 図はその断面構成図。

【図21】図20(a), (b)に示したMOSキャパシタのC-V特性図。

【図22】この発明の第10の実施の形態に係る周波数直接変調装置及び通信システムについて説明するためのもので、電圧制御発振器の別の構成例を示すブロック図。

【図23】図22に示した電圧制御発振器の具体的な構成例を示す回路図。

【図24】図22及び図23に示した負性コンダクタ素子の構成例を示すもので、(a) 図はCMOS型、(b) 図はNMOS型、(c) 図はPMOS型。

【図25】図22及び図23に示した電圧制御発振器にバイアス電圧を与えるバイアス回路の構成例を示す回路図。

【図 26 】 (a) 図はバラクタのC-V特性の温度依存性を示す図、(b) 図はバイアス回路のI-V特性を示す図。

【図27】この発明の第11の実施の形態に係る周波数直接変調装置及び通信システムについて説明するためのもので、電圧制御発振器の別の構成例を示すブロック図。

【図28】図27に示した電圧制御発振器の具体的な構成例を示す回路図。

【図29】 (a) 図は図27及び図28に示した電圧制御発振器にバイアス電圧を与えるバイアス回路の構成例を示す回路図、(b) 図はバイアス回路の他の構成例を示す回路図。

【図30】(a)図は図29(a)に示したバイアス回路を用いた場合のバラクタのC-V特性の温度依存性を示す図、(b)図は図29(a)に示したバイアス回路を用いた場合のバイアス回路のI-V特性を示す図。

【図31】(a)図は図29(b)に示したバイアス回路を用いた場合のバラクタのC-V特性の温度依存性を示す図、(b)図は図29(b)に示したバイアス回路を用いた場合のバイアス回路のI-V特性を示す図。

【図32】この発明の第12の実施の形態に係る周波数直接変調装置及び通信システムについて説明するためのもので、電圧制御発振器の更に別の構成例を示すブロック図。

【図33】図32に示した電圧制御発振器の具体的な構成例を示す回路図。

【図34】この発明の第13の実施の形態に係る周波数直接変調装置及び通信システムについて説明するためのもので、電圧制御発振器の更に別の構成例を示すブロック図。

【図35】図34に示した電圧制御発振器の具体的な構成例を示す回路図。

【図36】従来の周波数直接変調装置の概略構成について説明するためのブロック図であり、通信システムの一部を抽出して示す図。

【図37】図36に示した通信システムにおける各信号の波形を示すタイミングチャート。

【図38】図36に示した通信システムにおける電圧制御発振器の回路構成例を示す 回路図。

【図39】(a)図はフェイズ・ロックト・ループでチャネル周波数にロックする期間のチャネル選択用の電圧可変容量素子の動作点を示すC-V特性図、(b)図は同じくフェイズ・ロックト・ループでチャネル周波数にロックする期間の周波数変調用の電圧可変容量素子の動作点を示すC-V特性図。

【図40】周波数変調時におけるチャネル選択用の電圧可変容量素子の動作点を示す C-V特性図。

【図41】(a)図はデータが"1"の時の周波数変調用の電圧可変容量素子の動作点を示すC-V特性図、(b)図はデータが"0"の時の周波数変調用の電圧可変容量素子の動作点を示すC-V特性図、(c)図はデータが"1"の時と"0"の時の周波数変調用の電圧可変容量素子の動作点の差を示す図。

【図42】(a)図は周波数変調用の電圧可変容量素子の回路図、(b)図はその断面構成図。

【図43】周波数変調用の電圧可変容量素子のC-V特性図。

【図44】図36に示した通信システムにおけるロウパスフィルタの構成例を示す回路図。

【図45】図44に示したロウパスフィルタのC-V特性と電圧Veffの温度依存性とを対比して示す図。


#### 【符号の説明】

[0193]


1, 21…通信システム、2, 22…ベースバンドLSI(BaseBandLSI)、3, 23…ロウパスフィルタ(LPF)、4, 24…電圧制御発振器(VCO)、5, 25…パワーアンプ(PA)、6, 26…フェイズ・ロックト・ループ(PLL)、7, 27, 27、…基準電圧発生回路、8, 28…D/Aコンバータ、9, 29…フィルタ、30, 31, 41, 42, 45, 47, 48, 63, 66, 67…オペアンプ、64…バッファ、43…バンドギャップリファレンス回路、46-1~46-5…トランスコンダクタンスアンプ(gmアンプ)、71, 72…インバータ、73…バイアス回路、101a, 101a-1, 101b-2…MOS型バラクタ、102…インダクタ、103…負性コンダクタ素子、Vbias…バイアス電圧、D1~D7, D8-1~D8-n, D10~D14…電圧可変容量素子、C0~C7…容量素子、Q1~Q8, Q10~Q28, Q30~Q3

8, Q40~Q46, Q50~Q57…MOSトランジスタ、R1~R22, R23~R25, R27~R32, R40~R43…抵抗、R26…可変抵抗、Cch1, Cch2 …チャネル選択用の電圧可変容量素子(第1電圧可変容量手段)、Cv1, Cv2…周波数変調用の電圧可変容量素子(第2電圧可変容量手段)、Cmim1~Cmim6…線形キャパシタ、L1~L6…インダクタンス素子、 $V_{DD}$  …電源電圧、 $V_{SS}$  …接地点、DATA…通信データ、ChannelCont…信号、RefClk…参照クロック、Vch…制御電圧、LPFen…信号、VCOen…信号、PAen…信号、VCOout1, VCOout2…発振信号、RFout…送信信号、Vref…基準電圧(温度特性が負)、Vref1, Vref2…基準電圧(温度依存性なし)、Vmod…制御電圧。


【書類名】図面 【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】







【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】





## 【図22】




【図23】









【図25】




【図26】







【図27】




【図28】





【図29】







【図30】






【図31】







# 【図32】




【図33】




【図34】




【図35】




【図36】




【図37】




【図38】




【図39】





【図40】




【図41】









【図42】




【図43】



【図44】



【図45】



#### 【書類名】要約書

【要約】

【課題】

変調周波数の温度変動に起因して発生する、隣接する通信チャネルに対するノイズを抑えることができる周波数直接変調装置を提供することを目的としている。

### 【解決手段】

フェイズ・ロックト・ループ6を介さずに、送信データDATAに依存した電圧を電圧制御発振器24の制御端子V1,V2に与えて周波数変調を行う周波数直接変調装置において、PLLロック時の端子電圧とオープン後の変調電圧のそれぞれの温度依存性をバリキャップダイオードの温度依存性に合うように設定したことを特徴としている。変調指数の温度依存性を極めて小さくすることができ、隣接チャネルへのパワー漏洩を抑制することができるので、隣接する通信チャネルに対するノイズを抑えることができる。

【選択図】 図1

## 出願人履歴情報

識別番号

[000003078]

1. 変更年月日 [変更理由] 住 所 氏 名 2001年 7月 2日 住所変更 東京都港区芝浦一丁目1番1号 株式会社東芝